逻辑单元在FPGA内部，是用于完成用户逻辑的最小单元 逻辑单元在ALTERA叫作(Logic Element, LE ) LE, 在XILINX里叫做LC(LOGIC CELL) a) 逻辑单元在FPGA内部，用于完成用户逻辑的最小单元。一个逻辑阵列包含16个逻辑单元以及一些其他资源，在一个逻辑阵列 ...
分类：
其他好文 时间：
2016-09-21 01:40:59
阅读次数：
480
FFT仿真教程（二）__Altera FFT 在前面我们通过Altera提供的测试文件对FFT IP进行了仿真，但是不是还有点云里雾里不知所云的感觉，那么这篇我们就通过自己生成的一个测试数据来说说这个IP 到底是怎么用的。 1 测试数据生成 通过MATLAB生成包含两个频率的正弦波50hz和150h ...
分类：
其他好文 时间：
2016-09-18 22:24:57
阅读次数：
168
FIR仿真教程__Altera FIR 乘着前面写了一个FFT的操作教程，那么趁热把自己做的FIR也顺便写个教程回顾一下，方便以后使用，因为上家公司使用的是Altera的器件，同样这次仿真也就使用Altera 的IP直接进行演示，后期有时间再弄弄Xilinx的。O(∩_∩)O~ 1 FIR的原理 F ...
分类：
其他好文 时间：
2016-09-18 22:14:49
阅读次数：
232
一、Altera Quartus II 11.0套件介绍 所谓巧妇难为无米之炊，再强的软硬件功底，再多的思维创造力，没有软件的平台，也只是徒劳。因此，一切创造的平台——Quartus II 软件安装，由零开启的世界，便从此开始。 自从Bingo 2009年开始接触FPGA，Quartus II 版本 ...
分类：
其他好文 时间：
2016-09-14 01:53:19
阅读次数：
457
QSYS是SoPC Builder的新一代产品。 QSYS系统集成工具自动生成互联逻辑，连接IP和子系统 QSYS的设计理念是提高设计抽象级，从而使机器自动生成底层代码。 Altera的Avalon总线的IP可以与ARM AMBA总线通过QSYS混合。 如果使用的是不同的总线协议，则用户可以通过使用 ...
分类：
其他好文 时间：
2016-09-10 17:46:30
阅读次数：
438
1.VGA概述VGA(VideoGraphicsArray)是IBM在1987年推出的一种视频传输，具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域得到了广泛的应用。不支持热插拔，不支持音频传输。2.VGA时序下面以640*480@60Hz为例说明VGA时序和FPGA设计，其他分辨率和帧率的可参考VESA中查..
分类：
其他好文 时间：
2016-08-22 23:42:10
阅读次数：
510
DDR2IP系统框图2.IP参数设置1)时钟设置PLLreferenceclockfreqency是参考输入时钟，一般由外部晶振或外部PLL输出提供Memoryclockfreqency是DDR时钟，一般CYCLONEIV最快只能支持200M，根据不同的型号和BANK而不同Controllerdatarate有Full和Half模式，选择Half模式后，Localinter..
分类：
其他好文 时间：
2016-08-19 22:25:32
阅读次数：
1772
本博客中有用verilog处理文件数据的代码，本博文采用C 处理文件中的数据。 有时候要生成一个mif文件—— altera memory initial file。本次工程中我得到的是一个大型的数据矩阵一样的东西，我需要慢慢靠近把它处理成mif格式。 第一个程序，把文件读进来是这么干的 文件读进来 ...
分类：
编程语言 时间：
2016-08-05 10:03:18
阅读次数：
261
可以通过直接对IP核进行仿真验证，通过波形来分析IP核的功能和工作方式，以及各个寄存器之间的工作关系。 也可以通过查看用户指导手册来学习IP核，如下图。 ...
分类：
其他好文 时间：
2016-07-21 23:20:50
阅读次数：
138
调用altera IP核的仿真流程—上 在学习本节内容之后，请详细阅读《基于modelsim-SE的简单仿真流程》，因为本节是基于《基于modelsim-SE的简单仿真流程》的基础上进行设计的，关于设计仿真流程的过程所涉及到的重复内容将不再详述，将会一笔带过，如果深入学习了《基于modelsim-S ...
分类：
其他好文 时间：
2016-07-03 11:45:38
阅读次数：
238
