思路： cpu多级缓存 - 伪共享 解决一致性 缓存锁MESI + 总线锁 缓存行填充 cpu指令乱序 演示demo 为什么乱序 - 好处 因为cpu比内存块太多，为了充分压榨cpu cpu内存屏障阻止乱序 sfence&lfence&mfence volatile实现 字节码层面 在access ...
分类：
其他好文 时间：
2020-07-15 01:02:42
阅读次数：
97
一、CPU多级缓存 CPU的频率太快了，快到主存跟不上，这样在处理器时钟周期内，CPU常常需要等待主存，浪费资源，所以cache的出现，是为了缓解CPU和内存之间速度的不匹配问题。CPU多级缓存配置（演变）：局部性原理：(1) 时间局部性：如果某个数据被访问，那么在不久的将来它很可能被再次访问。(2 ...
分类：
其他好文 时间：
2019-12-22 18:01:59
阅读次数：
112
二、CPU多级缓存 2-1 CPU高级缓存-缓存一致性(MESI协议) 1.为什么需要CPU缓存？ 答：CPU的频率太快了，快到主存赶不上，这样在处理器时钟周期内，CPU常常要等待主存，浪费了资源。所以缓存的出现，是为了缓解CPU和内存之间速度不匹配的问题。（结构：cpu->cache->memor ...
分类：
其他好文 时间：
2019-10-07 23:47:27
阅读次数：
170
目录： 并发基本概念、并发的优势与风险、CPU多级缓存、MESI、乱序执行优化、Java内存模型 并发基本概念： 并发：同时拥有两个或多个线程，如果程序在单核处理器上运行，多个线程将交替地换入或换出内存，这些线程是同时"存在"的。每个线程都将处于执行过程中的某个状态，如果运行在多核处理器上，此时，程 ...
分类：
其他好文 时间：
2018-11-04 19:38:22
阅读次数：
203
CPU多级缓存为什么需要CPU缓存CPU的频率越来越快，主存越来越跟不上CPU的变化，这样伴随的问题就是处理器的时钟周期内，CPU需要常常等待主存，浪费资源。所以缓存的出现，是为了缓解CPU和内存之间的速度不匹配问题。一级缓存CPU核心与主存之间有一层高速缓存。如下图(1)所示，数据的读取与存储都经过高速缓存。主存和缓存都连接在系统总线上(Bus)。多级缓存CPU核心与主存之间有多级缓存。如下图(
分类：
编程语言 时间：
2018-10-09 00:35:00
阅读次数：
276
高并发的问题：CPU多级缓存：缓存一致性，乱序执行优化 java内存模型：JMM规定，抽象结构，同步等八种操作及规则 java并发的优势和风险 线程安全性： 原子性： AtomicXXX:核心是Unsafe.compareAndSwapInt(CAS),将主存的值和预期值进行比较，如果相同才进行更新 ...
分类：
其他好文 时间：
2018-09-24 11:34:49
阅读次数：
169
第1章 课程准备 1-1 课程导学 1-2 并发编程初体验 1-3 并发与高并发基本概念第2章 并发基础 2-1 CPU多级缓存-缓存一致性 2-2 CPU多级缓存-乱序执行优化 2-3 JAVA内存模型 2-4 并发的优势与风险第3章 项目准备 3-1 案例环境初始化 3-2 案例准备工作 3-3 ...
分类：
编程语言 时间：
2018-09-14 00:03:27
阅读次数：
230
1.为什么要有缓存? 随着现代半导体工艺的发展，CPU的频率越来越快，相对内存快了一个数量级，对于访存的操作CPU就需要等待主存，这样会导致资源的白白浪费。所以cache的出现为了解决CPU与内存速度不匹配的问题。(cpu ->cache->memory) cache的思想在我们日常的生活随处可见， ...
分类：
其他好文 时间：
2018-07-17 23:59:01
阅读次数：
443
第1章 课程准备 1-1 课程导学 1-2 并发编程初体验 1-3 并发与高并发基本概念第2章 并发基础 2-1 CPU多级缓存-缓存一致性 2-2 CPU多级缓存-乱序执行优化 2-3 JAVA内存模型 2-4 并发的优势与风险第3章 项目准备 3-1 案例环境初始化 3-2 案例准备工作 3-3 ...
分类：
编程语言 时间：
2018-07-16 23:44:20
阅读次数：
477
cpu多级缓存是计算机底层的东西，面试比较少问道。 java内存模型更加重要。相当于java这门语言相对于计算机底层定义了一个上层的模型，代码执行的操作是基于这个模型。 面试时比如问你对java内存模型的理解。 线程安全性这一章考点特别多，应该足够重视。 TreadLocal常问。并发容器更加重要些 ...
分类：
其他好文 时间：
2018-07-08 00:30:11
阅读次数：
193
