FPGA（Field Programmable Gate Array） 即现场可编程逻辑门阵列 我们都知道，所有的芯片都是由一个个晶体管组成 通过晶体管的不同组合来实现不同的功能 最常见的莫过于我们手机上的cpu 但是这些芯片的内部电路是固定的 只能完成特定功能 即使是cpu也是靠提前设计好的指令来 ...
分类：
其他好文 时间：
2021-06-13 10:13:53
阅读次数：
0
我们将使用sipeed公司设计的tang permier开发板进行开发学习 这款开发板使用了国产EG4S20芯片 拥有2万多个逻辑门单元 价格仅100多，极具性价比 可以在上面跑riscv开源架构cpu核心 完全够用 IDE我们使用官方的安路TD软件 详细安装过程可去sipeed文档上查看 与开发程 ...
分类：
其他好文 时间：
2021-06-13 10:13:37
阅读次数：
0
环境配置： 安路FPGA的环境比较好搭建 直接去sipeed下载站中即可下载 如果出现没有license的情况 参加这篇帖子 新建工程： 这是安路TD开发软件的界面 新建项目点击左上角菜单的 “project” 再点击 "New Project" 选择好芯片后，就可点击“OK”建立工程了 接下来右键 ...
分类：
其他好文 时间：
2021-06-13 10:13:07
阅读次数：
0
环境配置好后就正式进入verilog的学习了 先从最简单的点灯开始 我会向你们介绍最基础的数据类型和语法规则 仍然是从我们熟悉的界面开始 转到顶层模块 start中 首先，verilog都是以模块为单位进行编程 模块以 “module” “endmodule” 作为界限 如图既是定义一个模块star ...
分类：
其他好文 时间：
2021-06-13 10:12:36
阅读次数：
0
在实际FPGA开发过程中 我们不可能直接将代码烧录进板子里进行测试 一是我们无法观察到其内部逻辑变换 而是万一代码中的逻辑有问题 直接进行甚至会导致芯片损坏 毕竟FPGA无法像单片机那样可以利用串口打印等调试方法 FPGA调试只能靠仿真 依然是拿之前我们写的点灯代码做测试 首先，仿真需要安装mode ...
分类：
其他好文 时间：
2021-06-13 10:12:09
阅读次数：
0
数字电路可分为2大类： 组合电路和时序电路 组合电路的输出只取决于它的输入 并能够在一瞬间完成，与之前状态无关 时序电路则是在时钟控制下有条理的运行 受时钟信号和输入的控制，与之前状态有关 之前的点灯程序就是时序电路 现在我们先从组合电路开始学习 写一个简单的3-8译码器 我们已经了解数字电路的基本 ...
分类：
其他好文 时间：
2021-06-13 10:11:19
阅读次数：
0
十多年的研发经验，积累了丰富的FPGA学习资料>3000T，欢迎技术交流和学习， TEL&VX:[ 13410174420],经过十多年的打磨，项目经验丰富，承接无线射频、医疗、视觉工业、数据中心、移动通信、汽车电子领域的项目，提供专业的FPGA技术服务。 团队开发过多个案例，有需要的朋友可以加伟芯 ...
分类：
其他好文 时间：
2021-06-02 15:54:38
阅读次数：
0
##Quartus ii13.0 ###quartus ii13.0功能介绍 Quartus II是Altera公司于推出一款综合性PLD/FPGA开发软件，内置强大的综合器和仿真器，支持原理图、VHDL、VerilogHDL以及AHDL等多种设计文件的输入，可轻松完成从设计输入到硬件配置的整个PL ...
分类：
其他好文 时间：
2020-09-17 21:41:03
阅读次数：
37
主板采用Banana Pi BPI-F2S 主板，板上有FPGA接口。采用Xilinx Artix-7 XC7A100T FPGA芯片方案。提供完善的软件与学习资料。
分类：
其他好文 时间：
2020-05-26 09:20:49
阅读次数：
112
基于quartus学习 1、学习目标 quartus是altera的FPGA设计软件，用起来的感觉要比xilinx快。这里可以使用其完成各种基本的设计（就是不使用非必须IP核），一些基础的实验都可以在这个上面完成。目标就是利用一块开发板，完成verilog语法部分的验证（这是另外一部分的学习，有时候 ...
分类：
其他好文 时间：
2020-05-13 20:25:12
阅读次数：
68
