ilinx Vivado的使用详细介绍（3）：使用IP核 Author:zhangxianhe IP核（IP Core） IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例 ...
分类：
其他好文 时间：
2018-10-15 20:39:56
阅读次数：
447
1. 概述 采用Xilinx HLS快速实现的部分并行，全流水的LDPC译码器。 环境：Vivado HLS 2018.2 码字：IEEE 802.16e 2/3A 算法：Min-Sum Algorithm 代码：https://github.com/cea-wind/hls_ldpc_dec/ 器 ...
分类：
其他好文 时间：
2018-10-15 12:17:19
阅读次数：
167
xilinx Vivado的使用详细介绍（2）：创建工程、添加文件、综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证 Author:zhangxianhe 新建工程 新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New ...
分类：
其他好文 时间：
2018-10-14 11:21:05
阅读次数：
230
1 Overview 1 Overview 与传统的并行实现方法相比，基于串行I/O的设计具有很多优势，包括：器件引脚数较少、降低了板空间要求、印刷电路板(PCB)层数较少、可以轻松实现PCB设计、连接器较小、电磁干扰降低并具有较好的抗噪能力。 2 高速串行通信中用到的技术 2 高速串行通信中用到的 ...
分类：
其他好文 时间：
2018-10-08 15:06:59
阅读次数：
805
现场可编程门阵列（FPGA）技术不断呈现增长势头， 2013年全球FPGA市场已经增长至35亿美元。 1984年Xilinx刚刚创造出FPGA时，它还是简单的胶合逻辑片，而如今在信号处理和控制应用中，它已经取代了自定制专用集成电路（ASIC）和处理器。今天来自北邮数据科学中心的杨阳来为大家解读如在使用FPGA构建人工神经网络系统。
分类：
其他好文 时间：
2018-10-07 22:02:15
阅读次数：
163
上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测，验证其已处于1000M 全双工工作模式。在设计MAC逻辑之前，要先清楚MAC与PHY之间的接口以及以太网协议细节，这样才能保证网络的兼容性。本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac. 1.GMII接口 ...
分类：
系统相关 时间：
2018-09-30 14:51:18
阅读次数：
444
一、 软件平台与硬件平台 一、 软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：ISE14.7 3、仿真工具：ModelSim-10.4-SE 硬件平台： 1、 FPGA型号：Xilinx公司的XC6SLX45-2CSG324 2、 VGA接口 3、 液晶显示器 ...
分类：
其他好文 时间：
2018-09-22 18:25:23
阅读次数：
192
目的： 自定义一个IP核，通过AXI总线与ARM系统连接 环境： Win7 32bit Vivado2014.4.1 Xilinx sdk2014.4 开发板： Zc702 第一步： 新建一个自定义的HDL模块，本实验新建一个16位加法器，保存为test.v,代码如下 module test( in ...
分类：
其他好文 时间：
2018-08-31 00:24:37
阅读次数：
247
摘要: 介绍了eMMC芯片的技术特点、工作原理，以及控制器的设计方案。该设计基于Xilinx公司的Virtex6系列FPGA芯片，实现了控制器的设计方案，并给出了仿真结果，验证了该设计方案的可行性。此外，该设计均采用硬件逻辑实现，具有速度快、通用性强、可靠性高的特点。 引言eMMC(embedded ...
分类：
其他好文 时间：
2018-08-23 02:16:09
阅读次数：
332
FIFO的使用非常广泛，一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集，另一端是计算机的PCI总线，假设其AD采集的速率为16位100K SPS，那么每秒的数据量为100K×16bit=1.6Mbps,而PCI总线的速度为33MHz，总线宽度32bit,其最大传输速率为33*32 ...
分类：
其他好文 时间：
2018-08-02 02:00:59
阅读次数：
342
