FPGA基础入门篇(四)——边沿检测电路 一、边沿检测 边沿检测，就是检测输入信号，或者FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测。在检测到所需要的边沿后产生一个高电平的脉冲。这在FPGA电路设计中相当的广泛。 没有复位的情况下，正常的工作流程如下： （1）D触发器经过时钟clk的触发，输 ...
分类：
其他好文 时间：
2019-06-04 19:35:50
阅读次数：
98
1、创建完工程之后，会出现编译警告出错问题，解决方法可以参考以下注释，因此新建工程后，必须在工程选项卡当中，【C/C++】中的全局宏定义添加"USE_STDPERIPH_DRIVER"，即这个定义控制了是否在应用中启用外设驱动。我们使用标准外设库本来就为了方便控制外设，所以要添加这个定义，以启用外设 ...
分类：
其他好文 时间：
2019-06-01 11:19:02
阅读次数：
155
编程过程中经常会遇到各类字符的编码方式，经常会混淆，在此总结下常用的编码方式以及其原理。 Ascii： 因为对于计算机来说只能识别0、1这两种字符（0表示低电平，1表示高电平），所有的数据都是通过二进制来表示，对于其他的比如说3、4、s、z、#等字符用二进制表示就需要一个约定的规范，这就是ascii ...
分类：
其他好文 时间：
2019-05-07 16:54:13
阅读次数：
123
参考：https://wenku.baidu.com/view/8582501e964bcf84b9d57bd3.html 1. CMOS与非门（P并N串） 2. CMOS或非门（N并P串） 缺陷：随着输入信号的增多，串联和并联越来越多，会导致高电平信号拉低，低电平会被抬升。 3. 在输入、输出级加 ...
分类：
其他好文 时间：
2019-04-18 17:13:23
阅读次数：
239
一．TTL TTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor logic gate），TTL大部分都采用5V电源。1.输出高电平Uoh和输出低电平UolUoh≥2.4V,Uol≤0.4V2.输入高电平和输入低电平Uih≥2.0V，Uil≤0.8V二．CMOS ...
分类：
其他好文 时间：
2019-04-18 16:57:42
阅读次数：
139
连接单片机引脚：VCC（５V）、IO口、IO口、ＧＮＤ 步骤： （１）给脉冲触发IO口引脚（trig)输入一个持续时间>10us的高电平； （2）输入方波，模块自动发送8个40Khz的声波； （3）同时，回波引脚（Ecoh）引脚电平由0变为1（输出高电平），此时应该启动定时器； （4)当超声波返回并... ...
分类：
其他好文 时间：
2019-03-03 16:06:30
阅读次数：
450
触摸开关 当人触摸M1开关时，C1和VD1会触发IC1，IC第三脚输出高电平，点亮LED； 当人触摸M2开关时，C1和VD1会触发IC1，IC第三脚输出低电平，关掉LED； ...
分类：
其他好文 时间：
2019-02-22 00:34:55
阅读次数：
152
zynq-MIO 本教程不是商业教程，只是自己学习时，希望记录下来，可以反复查看学习，以免忘记。 此次是希望IO输出高电平，点亮LED灯 工程还用之前上一节创建的工程，可以新建个文件夹，把工程拷贝过来。 打开工程，打开原理图 设置MIO输出 引脚约束，有两种方法，一种是新建xdc文件，自己写引脚约束 ...
分类：
其他好文 时间：
2019-02-13 10:52:21
阅读次数：
454
1. 确定硬件连接 主要电路连接如下： 从电路图中可以发现开发板上6个按键连接到了GPN0~5，当按键弹起时IO状态应为高电平，当按键按下时IO口状态为低电平。 2. 确定寄存器 下图为寄存器的名称和地址： 下图为配置寄存器的描述： 下图为数据寄存器和上/下拉寄存器： 需要注意的是，GPN默认是下拉 ...
分类：
其他好文 时间：
2019-01-25 11:36:55
阅读次数：
206
这里将PWM当成一个设备：PWM简介 上图是一个简单的 PWM 原理示意图，假定定时器工作模式为向上计数，当计数值小于阈值时，则输出一种电平状态，比如高电平，当计数值大于阈值时则输出相反的电平状态，比如低电平。当计数值达到最大值是，计数器从0开始重新计数，又回到最初的电平状态。高电平持续时间（脉冲宽 ...
分类：
其他好文 时间：
2019-01-15 14:05:07
阅读次数：
300
