1、 SYSCLK时钟源有三个来源：HSI RC、HSE OSC、PLL; 2、 MCO[2：0]可以提供4源不同的时钟同步信号; 3、 GPIO口貌似有两个反向串联的二极管用作钳位二极管; 4、 总线矩阵采用轮换算法对系统总线和DMA进行仲裁 5、 ICode总线，DCode总线、系统总线、DMA ...
分类：
其他好文 时间：
2019-09-27 15:09:54
阅读次数：
169
上下拉电阻定义 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理 2、上拉是对器件注入电流，下拉是输出电流 3、弱强只是上拉电阻的阻值不同，没有什么严格区分 4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集 ...
分类：
其他好文 时间：
2019-09-16 14:12:15
阅读次数：
77
占空比为50%分频： 偶数分频，一个计数器就可以搞定； 奇数分频： 1.用两个计数器分别按照上升下降沿计数，最后如果高电平的比低电平多一个周期则用与门，少一个周期则用或门； 2.另一种使用异或门的形式组合如下图： 先根据上升沿计数（只用到一个计数器）从0计到（N-1） 再产生两个使能信号tff_1e ...
分类：
其他好文 时间：
2019-08-30 11:13:55
阅读次数：
80
GPIO口控制 在DLT3399A板卡正面写有GPIO和UART4_1V8丝印的接口，并看到板子反面对应的引脚gpio丝印，选择相对应的gpio控制节点，接口位置如下图所示： 1、dlt3399a上有6个gpio控制节点（板卡正面GPIO丝印）： 高电平为3.0V： "/dev/gpio4_c5" ...
分类：
其他好文 时间：
2019-08-08 19:08:43
阅读次数：
154
一、概述 PULPino是一个以RISCV架构RI5CY/ZERO-RISCY为内核的单核SoC，复用了PULP的多个组建。PULP使用相互独立的单端口data RAM与instruction RAM。它还包括一个boot ROM，内有boot loader，可以通过SPI从外设flash加载程序， ...
分类：
其他好文 时间：
2019-07-25 10:51:06
阅读次数：
252
手头有两块开发板，一个是F103ZET6，另一个是C8T6。后者开发板没有JTAG口，所以只能用SWD下载和调试程序。 有如下总结： 1、有些开发板对boot的电平有要求，网上说boot0要接高电平。在测试的时候我的ZET6需要接高电平，而C8T6不需要。 2、对于RESET端子，同样有一部分板子有 ...
分类：
其他好文 时间：
2019-07-07 14:35:43
阅读次数：
115
前言 为了避免每次SPI驱动重写，直接参数化，尽量一劳永逸。 SPI master有啥用呢，你发现各种外围芯片的配置一般都是通过SPI配置的，只不过有3线和四线。 SPI slave有啥用呢，当外部主机（cpu）要读取FPGA内部寄存器值，那就很有用了，fpga寄存器就相当于RAM，cpu通过SPI ...
分类：
其他好文 时间：
2019-06-29 14:48:12
阅读次数：
109
所谓调lcd timing就是去调lcd时序,一般是6个部分:HFPD(在一行扫描以前需要多少个像素时钟),HBPD(一行扫描结束到下一行扫描开始需要多少个像素时钟),VFPD(一帧开始之前需要多少个行时钟),VBFD(一帧结束到下一帧开始需要多少个行时钟).VSPW(指的是VSYNC处于高电平时的 ...
分类：
其他好文 时间：
2019-06-14 10:54:53
阅读次数：
520
一、工作原理 MCU正常工作时产生一个持续的（或模拟PWM等）脉冲信号，驱动74HC123输出高电平脉冲，脉冲驱动负载电源模块，模块为打印头或者步进电机等供电电源。 一旦MCU异常或者程序崩溃，将不能发出持续的脉冲给到74HC123输入，从而切断电源，功能类似于硬件中“看门狗”。 74HC123D真 ...
分类：
其他好文 时间：
2019-06-13 17:26:33
阅读次数：
100
根据上一篇生成的IP核，例化之后如上图，Local开头的数据是用户侧数据，其他数据暂时不用纠结，不用管。 这些是需要关注的信号，但是初学阶段很难对这些信号形成具体的概念，这里参考明德扬的代码进行二次封装。 封装之后只需要关注 上面这9个信号，当user_wdata_rdy为高电平的时候可以写入数据， ...
分类：
其他好文 时间：
2019-06-11 01:12:53
阅读次数：
141
