一、实验目的：学习数码管封装以及显示时间。二、实验环境：FPGA开发板AX301,Quartus ii三、实验介绍：将数码管显示模块封装起来，同时通过不断读取RTC时钟的时分秒值，将之显示在数码管。实验时，将实时时间的时分秒写入程序，运行程序后可以看到数码管显示的时间会不断的刷新。四、源码 五、RT ...
分类：
其他好文 时间：
2017-05-31 21:27:10
阅读次数：
314
在Quartus中做设计，如果使用了差分信号的，如DDR的IP中的mem_ck与mem_ck_n,mem_dqs与mem_dqs_n，将其引入输出端口时，对其命名有一定的规则，否则就会出现错误。 如下所示，例化是错误的。 DDR3_32BIT emif_32bit ( ...... .mem_ck ...
分类：
其他好文 时间：
2017-05-27 13:23:29
阅读次数：
326
Quartus II 主要用于Verilog的开发，他是开发FPGA的利器，但他需要和modelsim相互配合，才能实现它的编写和仿真。modelsim是第三方的EDA，需要另外安装，对于Quartus开发的项目，需要我们使用Testbench方法，才能在modelsim中进行仿真。 modelsi ...
分类：
其他好文 时间：
2017-05-23 17:49:42
阅读次数：
215
如何学习FPGA verilog 学Quartus II+Verilog三步走checklist2009-04-17 13:37//**************************************************************** // 入门篇: (秋干勿燥,冬去春来) ...
分类：
其他好文 时间：
2017-05-16 21:45:51
阅读次数：
265
SOPC开发常见问题及解决办法集锦 一、Symbol 'NULL' could not be resolved 近期在评估使用NIOS II处理器进行项目的开发，我使用的软件是Quartus II 13.0的版本，一路下来，在Qsys系统中搭建NIOS II片上系统，在Quartus II中建立工程... ...
分类：
其他好文 时间：
2017-04-14 20:58:48
阅读次数：
1329
sof与NIOS II的elf固件合并jic得到文件 7.1 为什么需要将Sof与elf合并得到jic文件 我们在学习和调试NIOS II工程的时候，一般都是先使用Quartus II软件中提供的Quartus Programmer来烧写FPGA配置文件（SOF），然后NIOS II EDS中提供的... ...
分类：
移动开发 时间：
2017-04-14 17:42:23
阅读次数：
1815
1.modelsim仿真只支持.hex，并不支持.mif(Memory Initialzation File)。 2.在Matlab中生成.mif文件，然后再quartus中打开，转换为hex格式后另存为。 3.让modelsim支持hex，https://wenku.baidu.com/view/ ...
分类：
其他好文 时间：
2017-04-07 13:24:58
阅读次数：
212
1.有符号数是以补码的形式存储的，在modelsim仿真时，补码自动转换为有符号的十进制数。 2.关于截位的问题： 当只取寄存器中的其中m位时，这时候取得的数是按照无符号位来处理的？ 3.reg型数据，默认初始值是不定值，可以赋为正值或负值，但当一个reg型数据是一个表达式的操作数时，它的值被当做是 ...
分类：
其他好文 时间：
2017-04-07 13:24:40
阅读次数：
452
来自：http://www.cr173.com/html/46165_1.html 使用主动串行配置模式对Cyclone FPGA进行配置前，必须将配置文件写入串行配置器件EPCS。将配置文件写入EPCS的方法有三种： （1）在Quartus II的Programmer中，通过专门与EPCS连接的A ...
分类：
其他好文 时间：
2017-03-23 10:41:53
阅读次数：
210
编译 仿真文件编写 仿真结果 数据结果对比 Modelsim输出的数据测试可以和matlab example里面matlab输出的数据进行对比，对比结果如下，结果表明与matlab输出的处理结果一致，验证了FFT IP核的正确性。 ...
分类：
其他好文 时间：
2017-01-14 12:36:56
阅读次数：
340
