最近项目上用到了一款美信的DS1308RTC芯片，由于是挂在了Zynq的PS MIO上，需要软件人员协助才能测试；觉得太麻烦了，想通过飞线，然后在Vivado中调用IIC的IP核，在PL端实现IIC的读写，借此验证此芯片的功能是否正常。因此简单学习一下IIC的协议，顺便借此提升一下对IIC的认识 常 ...
分类：
其他好文 时间：
2018-03-28 01:40:37
阅读次数：
235
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。 使用Verilog调用IP核 这里简单举 ...
分类：
其他好文 时间：
2018-03-22 14:34:35
阅读次数：
311
在tools 下面选中project settings。然后选targat language为VHDL 。这样就会生成一个以VHDL语言为模板的ip。转载：https://zhidao.baidu.com/question/2078274187164889428.html?qbl=relate_qu ...
分类：
其他好文 时间：
2018-03-22 14:33:21
阅读次数：
1096
Jtag模式： 1、打开Open Hardware Manager 2、 Tools ->Auto Connect 3、TCL输入： write_cfgmem -format MCS -size 128 -interface BPIx16 -loadbit "up 0x0 xxx.bit" xxx. ...
分类：
其他好文 时间：
2018-03-20 10:37:32
阅读次数：
1913
由于Vivado下载程序步骤和ISE有较大差异，特此写此文章，希望对大家有所帮助。 1，下载文件生成 在.bit文件生成后，在TCL中输入 1 1 2 3 4 A&Q:提示bit位宽错误 1 1 1 2 2，程序下载 在Program and Debug模式下，右键芯片型号，如图所示。 选择你所使用 ...
分类：
其他好文 时间：
2018-03-20 10:35:28
阅读次数：
775
点击 bitstream setting ，将 bin_file 勾上，点击 OK。 2）点击 generate bitstream ，生成 bit 文件和 bin 文件 3）点击 open hardware manager，连接板子。 4）选中芯片，右键如下操作。 5)选择开发板上的 flash ...
分类：
其他好文 时间：
2018-03-20 10:34:44
阅读次数：
937
如果从头开始做SPI Flash固化是有一些麻烦的，要在完成综合之后，打开 synthesized Design （图） （图） 然后在synthesized Design打开状态下，选择Tools->Edit Device Properties编辑器件属性 （图） 我们这个FPGA有16MFlas ...
分类：
其他好文 时间：
2018-03-20 10:34:11
阅读次数：
249
FPGA公司主要是两个Xilinx和Altera（现intel PSG），我们目前用的ISE是Xilinx的开发套件，现在ISE更新到14.7已经不更新了，换成了另一款开发套件Vivado，也是Xilinx的产品，intel的开发套件是Quartus II系列，我们实验室这两款公司的开发板都有，不过 ...
分类：
其他好文 时间：
2018-03-17 12:10:30
阅读次数：
19595
https://wenku.baidu.com/view/50a12d8b9ec3d5bbfd0a74f7.html ...
分类：
其他好文 时间：
2018-03-16 10:28:35
阅读次数：
526
由于采用ramdisk文件系统，自带的ip工具版本太旧无法配置can，需要自行编译ip，具体参见参考文献2 1.vivado配置ps 2.设备树增加can0，一般开发板均已提供此配置 3.kernel配置，一般已配好，具体参见参考文献1 4.测试 设置can0的波特率，这里设置的是100k #./i ...
分类：
系统相关 时间：
2018-02-13 13:34:12
阅读次数：
420
