对于较大工程很难避免遇到CDC问题，vivado自带的分析工具可以报告跨时钟状态。 详情参看手册UG906-Design Analysis and Closure Techniques。 （1）关于partial False Path 与 Partial False Path (unsafe) : ...
分类：
其他好文 时间：
2018-10-13 18:42:53
阅读次数：
459
手册UG901,对vivado可综合的语句支持进行了描述，HDL包括：verilog-2001，system-verilog，VHDL； verilog-2001扩展了对task和function的支持。 ug901手册中，章节7对支持的语法进行详细描述。 ...
分类：
其他好文 时间：
2018-10-12 23:35:38
阅读次数：
327
Vivado综合错误： [Synth 8-2543] port connections cannot be mixed ordered and named ["*_Top.v":1151] 出现问题： 解决： ...
分类：
其他好文 时间：
2018-09-16 22:29:17
阅读次数：
412
操作系统：Ubuntu 16.04 LTS 应用软件：Vivado 2016.2 + petalinux 2016.2 参考官方应用手册：ug1144-petalinux-tools-reference-guide.pdf 1、软件安装 1.1 基础软件安装 在安装应用软件前，需要为zynq开发环境 ...
分类：
系统相关 时间：
2018-08-20 14:33:22
阅读次数：
316
vivado软件中也自带仿真工具，但用了几天之后感觉仿真速度有点慢，至少比modelsim慢挺多的。而modelsim是我比较熟悉的一款仿真软件，固然选它作为设计功能的验证。为了将vivado和modelsim关联，需要进行一些设置，下面一一介绍。 一、在vivado中设置modelsim（即第三方 ...
分类：
其他好文 时间：
2018-07-27 01:22:54
阅读次数：
242
Vivado和ISE相比ChipScope已经大幅改变，很多人都不习惯。在ISE中称为ChipScope而Vivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。 Debug分为3个阶段：1. 探测信号：在设计中标志想要查看的信号2. 布局布线：给包含了d ...
分类：
其他好文 时间：
2018-07-27 01:09:53
阅读次数：
332
the clock connected to the debug hub (dbg_hub) core ...
分类：
其他好文 时间：
2018-07-20 14:34:36
阅读次数：
953
新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next 输入工程名称和路径。 选择RTL Project，勾选Do not specify......（这样可以跳过添加源文件的步骤，源 ...
分类：
其他好文 时间：
2018-07-03 23:43:13
阅读次数：
236
vivado中design with ip相比于ise感觉还是改进了。 首先我们简单介绍一下vivado中design with ip的设计过程： （1）打开IP Catlog定制自己的IP设计，比如这里我们选择Standard Bus Interface-PCI Express-7 Series ...
分类：
其他好文 时间：
2018-06-30 11:04:37
阅读次数：
1510
1、ISE和Vivado中IP核生成的区别即对应关系： 其中.ngc文件为可综合文件，ucf为约束文件。对于IP的仿真，在ISE下要调用XilinxCoreLib这个仿真库，而在Vivado中，生成IP的过程会生成仿真要用到的文件。 2、在Vivado中调用IP会生成的文件 1）实例化的模板，即在自 ...
分类：
其他好文 时间：
2018-06-30 10:50:04
阅读次数：
2397
