Xilinx 平台：ISE 14.7/Vivado 2014.4+； Lattice 平台：Diamond软件自动识别，免驱动； Altera 平台：安装相关插件，支持； 串 口：波特率最高达921600； JTAG 时 钟：~30MHz； 参 考 电 压：1.8V≤Vref≤5.0V； ...
分类：
其他好文 时间：
2019-01-14 00:22:42
阅读次数：
497
学习资料下载地址：http://www.edawiki.com 开篇体会; Xilinx的ZYNQ系列FPGA是二种看上去对立面的思想的融合，ARM处理器的串行执行+FPGA的并行执行，着力于解决大数据处理、人工智能等复杂高性能算法处理。 新的设计工具的推出，vivado HLS，更加注重嵌入式系统 ...
分类：
其他好文 时间：
2019-01-10 19:32:48
阅读次数：
204
开课学习，坚持下去。 让运动【写博客】成为习惯！ 首先对于FPGA的学习，需要准备2个条件，一个是硬件环境，一个是软件环境，硬件环境无所谓，可以自己low一个板，也可以某宝买一个板，当然最靠谱的还是在xilinx的官网买一个评估板，评估板例程多且权威，楼主力荐。 对于硬件的选择，大同小异，大家各凭爱 ...
分类：
其他好文 时间：
2019-01-10 12:06:41
阅读次数：
175
2010年4月硅谷举行的嵌入式系统大会上，赛灵思发布了可扩展处理平台的架构详情，这款基于无处不在的ARM处理器的SoC可满足复杂嵌入式系统的高性能、低功耗和多核处理能力要求。赛灵思可扩展处理平台芯片硬件的核心本质就是将通用基础双ARMCortex-A9MPCore处理器系统作为“主系统”，结合低功耗 ...
分类：
其他好文 时间：
2019-01-08 21:16:52
阅读次数：
304
这是一款Xilinx FPGA的下载器。 左侧USB接口经过Cypress的usb控制器CY7C68013A-100AXC做接口转换，然后跟Lattice的LFXP2-17E-6FTN256I通信，这个小FPGA用来实现jtag协议，最后经过SN74LVC244A buffer后输出到jtag接口。 ...
分类：
其他好文 时间：
2019-01-08 15:25:44
阅读次数：
112
转自https://www.cnblogs.com/liujinggang/p/9932150.html 一、RapidIO串行物理层背景介绍 上篇博文提到RapidIO的物理层支持串行物理层与并行物理层两种，由于Xilinx 部分FPGA内部已经集成了串行高速收发器，所以用FPGA实现RapidI ...
【根索引】 【索引】FPGA相关 背景 由于FPGA器件选型为Lattice的，所以由之前熟悉的ISE切换到Diamond，目前还在不断适应中，有些过程体会，记录下来供参考。按开发流程，讲一些常用的特性进行对比，列举如下： IP Core管理 Diamond初次见面的坑 内建逻辑分析仪（俗称抓波形） ...
分类：
其他好文 时间：
2018-12-07 23:28:32
阅读次数：
279
打开D:\Xilinx\14.7\ISE_DS\ISE\lib\nt64 将libPortabilityNOSH.dll 重命名为libPortability.dll，替换原libPortability.dll 并且复制到D:\Xilinx\14.7\ISE_DS\common\lib\nt64下替 ...
一直以来，觉得自己关于FPGA方面，摸不到“低”——对底层架构认识不清，够不着“高”——没真正独立做过NB的应用，如高速、复杂协议或算法、神经网络加速等高大上的应用，所以能力和认识水平都处于中间水平。这段时间做时序优化，感觉心有余而力不足了，可能要触及手动布局布线了，打开Device布局图才开始有兴 ...
分类：
其他好文 时间：
2018-11-28 15:33:49
阅读次数：
1847
Shared Peripheral Interrupts (SPI) SPI 可以接收来自PL的中断，这里使用PL模块 AXI Timer 的中断模式，并连接到CPU。 AXI TIMER 定时器，内部有两个完全相同的TIMER模块。 特性： 在手册里可以找到详细的参数和寄存器信息。 硬件系统 需要 ...
分类：
其他好文 时间：
2018-11-27 16:47:30
阅读次数：
322
