PWM的全称为Pulse-Width Modulation(脉冲宽度调制），即调节脉冲的占空比。当输出的脉冲频率一定时，输出的脉冲占空比越大，相当于输出的有效电平越大，这样也就简单实现了由FPGA来控制模拟量。 设计原理框图： 按键消抖，首先采用状态机实现，用状态机做键盘消抖，很好用，不必等待延时，...
分类：
其他好文 时间：
2015-08-12 16:29:28
阅读次数：
136
任意分频模板和技巧
（一） 偶数的分频技巧
（1） 任意偶数分频(占空比为50%)的模板
/******************** N dividen clk (1:1) duty Template ***************/
module clk_div(
inputclk_100,
output clk_out
);
/...
分类：
其他好文 时间：
2015-08-11 01:28:24
阅读次数：
134
和boost电路相反，buck电路为DC-DC降压电路，搞了一下仿真发现低压情况下降压效率比较高，电压稍微高一点降压效率就不敢恭维了。。不知道是怎么回事
仿真电路：
占空比D设置了0.5， U0=Ui*D ,所以输出电压理论计算值为0.5V
观察示波器可以看到输出电压接近0.5v，但如果输入电压高一点，输出电压则会完全偏离公式计算值。。至今没搞懂...
分类：
其他好文 时间：
2015-07-22 14:32:47
阅读次数：
123
代码一： 1 /******************************* 2 程序功能：ACLK=32768Hz 3 PWM波 T=512/32768 占空比75% 4 *********************************/ 5 6 #include 7...
分类：
其他好文 时间：
2015-07-09 19:30:35
阅读次数：
235
利用STM32产生占空比可以调节的PWM波科普：pwm（Pulse Width Modulation）脉宽调制关于pwm波的产生：1.首先来看一下代码：pwm波模式的相关配置（利用的是定时器TIM3）static void TIM3_Mode_Config...
分类：
其他好文 时间：
2015-07-09 00:39:11
阅读次数：
106
说明
代码1 说明
采用STM8S内部时钟（HSI）；
PWM模式2；
占空比为50%，频率为2Hz(方便测试LED灯)；
PD2口外接LED灯，PD2口输出PWM波；
系统时钟初始化很重要:CLK_CKDIVR |= 0x08;
2 代码/*
TIM2_CH3 PWM
PD2 output
*/
#include void CLK_init(void)
{...
分类：
其他好文 时间：
2015-07-06 19:51:21
阅读次数：
161
有时候一个项目变更测算得到的结果看起来会非常糟糕，工期延期很久。但是，从上述视角看去，这个变动仍然可能是合理的，占空比的变化对工期的影响是非常显著的。比如：第一次项目变更延期30个工作日，但是实际是按照70%的占空比测算的。如果在这段时间里，因为其他项目的干扰，你只能投入20%的占空比，那么，延期时间结束。即便你在第二轮项目变更期能够将占空比提升至33%，则做第二轮项目变更时，即便不考虑工作量的变动，你至少还要补回
（30*70%-30*20%）/33%=45个工作日
来完成原本计划在第一轮项目变更期所要完...
分类：
其他好文 时间：
2015-06-23 13:39:15
阅读次数：
161
方法一：用同一个定时器的3路通道能输出同频不同占空比的pwm;但是他们输出的顺序一定是一样的，因为他们用的是同一个计数器如果要输出3路不同顺序的PWM必须使用3个定时器例子：void Tim1_Configuration(void){ TIM_TimeBaseInitTypeDef TIM_Tim....
分类：
其他好文 时间：
2015-06-16 21:01:08
阅读次数：
131
Date：2015.5.8 Author：杨正 QQ：1209758756
一、 pwm简介
PWM英文名叫Pulse Width Modulation，中文名叫脉宽调制。那它到底是什么呢？其是它是由定时器产生的，比普通的定时器多了一个比较寄存器。PWM里面有一个词叫占空比，即一个周期内，高电平持续时间与周期的比值。如下图：
占空比(dutycycl...
分类：
其他好文 时间：
2015-05-08 18:12:56
阅读次数：
9746
在Xilinx的FPGA中，时钟网络资源分为三大类：全局时钟资源和区域时钟资源。
全局时钟资源是一种专用互连网络，它可以降低时钟歪斜、占空比失真和功耗，提高抖动容限。Xilinx的全局时钟资源设计了专用时钟缓冲与驱动结构，从而使全局时钟到达CLB、IOB和BRAM的延时最小。
区域时钟资源是独立于全局时钟网络的。Xilinx的器件分成若干个时钟区域，以Virtex-6为例，Virtex-6的最...
分类：
其他好文 时间：
2015-04-23 19:58:46
阅读次数：
213
