码迷,mamicode.com
首页 >  
搜索关键字:fpga; hdmi    ( 1727个结果
Altera MAX10的优势是真的吗?
--MAX 10 FPGA 采用 TSMC 的 55 nm 嵌入式 NOR 闪存技术制造--支持瞬时接通功能--包括模数转换器 (ADC) 和双配置闪存--支持Nios II ® 软核嵌入式处理器、数字信号处理 (DSP) 模块和软核 DDR3 存储控制器等迫不及待的想弄块开发板玩玩了
分类:其他好文   时间:2014-12-05 10:27:45    阅读次数:359
基于FPGA的DW8051移植(二)
基于FPGA的DW8051的移植
分类:其他好文   时间:2014-12-03 21:10:49    阅读次数:190
FPGA时序分析的一些理解
最开始看的一些资料,大家其实讲得都差不多,但是我却看得云里雾里的,应该是还没真正理解这个东西。 今天心血来潮又把 《七天玩转ALTREA之时序篇》拿出来看了看,应该有些豁然开朗的感觉,在下实属愚笨,想透彻理解一个东西太慢。 首先看一下寄存器到寄存器的路径,如图1: data arrive time:数据到达REG2.D的时刻。进行时序分析时,setup 和hold时间分析时的da...
分类:其他好文   时间:2014-12-02 20:55:37    阅读次数:187
芯客网推出基于RK3288最强性能开源开发板PopMetal
瑞芯微网络战略合作伙伴“芯客网”推出基于RK3288开源开发板PopMetal。PopMetal是一个高性能的开源硬件平台,使用瑞芯微最新的RK3288处理器,支持Android5.0和Ubuntu系统,并支持HDMI 4K超高清输出,扩展还预留了...
分类:Web程序   时间:2014-12-02 19:26:48    阅读次数:257
基于Verilog的偶数、奇数、半整数分频以及任意分频器设计
在FPGA的学习过程中,最简单最基本的实验应该就是分频器了。由于FPGA的晶振频率都是固定值,只能产生固定频率的时序信号,但是实际工程中我们需要各种各样不同频率的信号,这时候就需要对晶振产生的频率进行分频。比如如果FPGA芯片晶振的频率为50MHz,而我们希望得到1MHz的方波信号,那么就需要对晶振...
分类:其他好文   时间:2014-12-01 15:38:57    阅读次数:249
【访问必读】 Curriculum Vitae of "Auto-Guy"
----------------本人主要从事 “控制与电气交叉学科” 的研究,今后会在此博客上分享有关 “智能控制理论” 、“交流电机控制” 、“并网逆变发电” 、“FPGA/SOPC设计” 及“ANSYS有限元仿真”等方面的研究心得,欢迎关注、来信交流和探讨,E-mail:pionerj@sina...
分类:其他好文   时间:2014-12-01 00:46:00    阅读次数:306
About "Auto-Guy" --- Curriculum Vitae
----------------本人主要从事 “控制与电气交叉学科” 的研究,今后会在此博客上分享有关 “现代控制理论” 、“交流电机控制” 、“并网逆变发电” 、“FPGA/SOPC设计” 及“ANSYS有限元仿真”等方面的研究心得,欢迎关注、来信交流和探讨,E-mail:pionerj@sina...
分类:其他好文   时间:2014-11-30 23:00:22    阅读次数:276
转-----FPGA工程师:持守梦想or屈于现实
昨晚无意间看到一段新闻频道对最近炒得火热的“史上最年轻教授”的专访,倒是他的一位同学对于梦想的“现实版”解说颇有些耐人寻味。大体意思是说“拼了老命考上一所梦寐以求的大学,父母辛辛苦苦交了学费,我们却挑了最容易的学分拿,为了求得一份好工作我们都已经失去了对梦想的追逐”。或许这都是曾经处于就业压力中的我...
分类:其他好文   时间:2014-11-30 13:57:27    阅读次数:159
TIMEQUEST学习之黑金动力(四)
现在知道时序约束主要是FPGA to ic,或者ic to FPGA。上图可以表示FPGA to IC, IC to FPGA.fpga2ic:fpga2ext 是 fpga 致 ic 信号的走线延迟;clk2fpga 是时钟信号致 fpga 的走线延迟;clk2ext 是时钟信号致 fpga 的走...
分类:其他好文   时间:2014-11-30 13:42:13    阅读次数:231
xilinx FPGA普通IO作PLL时钟输入
本帖转自于 :http://www.cnblogs.com/jamesnt/p/3535073.html在xilinx ZC7020的片子上做的实验;[结论]普通IO不能直接作PLL的时钟输入,专用时钟管脚可以;普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input cl...
分类:其他好文   时间:2014-11-27 18:11:53    阅读次数:567
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!