十多年的研发经验，积累了丰富的FPGA学习资料>3000T，欢迎技术交流和学习， TEL&VX:[ 13410174420],经过十多年的打磨，项目经验丰富，承接无线射频、医疗、视觉工业、数据中心、移动通信、汽车电子领域的项目，提供专业的FPGA技术服务。 团队开发过多个案例，有需要的朋友可以加伟芯 ...
分类：
其他好文 时间：
2021-06-02 15:54:38
阅读次数：
0
1.1 if A=4’b0011，B=3’b110 and C=4’b1110，then which one is the correct result for expression of {2{~A}}(B[1:0]&C[3:2]) ？ A. 00 B. 01 C. 10 D. 11 ~^A = ...
分类：
其他好文 时间：
2021-04-28 12:21:02
阅读次数：
0
RTL(Register transfer Level)级和综合(Synthesize)的概念 在之前我们已经谈过，HDL语言有五个层次：系统级，行为级，RTL级，门级，晶体管级。而我们主要也是在RTL级使用Verilog语言。 RTL正如它名字说的那样，主要描述的是寄存器到寄存器之间逻辑功能的实现 ...
分类：
其他好文 时间：
2021-04-07 10:56:44
阅读次数：
0
1、前言 有点小激动，今天好像发现了新大陆。不知道讲的对不对，姑且记录一波，有不对的地方大家请指正。 在FPGA中，流水线技术就是向组合逻辑中插入寄存器，提升系统的时钟频率。 2、实际电路中的流水线 参考：FPGA流水线的详细解析 参考：流水线技术 参考：系统架构之流水线技术 在一个简单的例子中，如 ...
分类：
其他好文 时间：
2021-04-02 12:59:33
阅读次数：
0
作为引子，首先来看一段描述（内容引用自@Dr. Pong P. Chu的书籍之《FPGA Prototyping by SystemVerilog Examples: Xilinx MicroBlaze MCS SoC》的书籍说明部分），该段介绍了SystemVerilog对比Verilog在RTL ...
分类：
其他好文 时间：
2021-03-26 15:13:28
阅读次数：
0
IC和PCB流程类比 肖克利半导体实验室 - 仙童 - 摄像 蒲公英 ASIC: 全定制：每一层自己做；PN结 半定制：用别人设计的；调用 PAL PLA PLD FPGA FPGA base on LUT or MUX VLSI 超大集成电路 流程和任务 - 前端、后端 验证70%时间 交换机例子 ...
分类：
其他好文 时间：
2021-03-06 14:51:30
阅读次数：
0
偶数分频：通过计数器实现，进行N倍偶数分频，通过时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，以此循环下去。（占空比为50%） 用于FPGA开发板进行简单的时钟分频，以下代码实现二分频和四分频，可根据实际需求改变参数输出需要的时钟。 `module clk(clk,sys_r ...
分类：
其他好文 时间：
2021-02-25 12:05:27
阅读次数：
0
在Tcl Console中输入如下命令： set_param general.maxThreads 8 检查是否设置成功： get_param general.maxThreads “跑分”试验如下： 主机配置： 工程一： Vivado版本：2018.3 FPGA型号：xc7z100ffg900-2 ...
分类：
编程语言 时间：
2021-01-01 11:56:34
阅读次数：
0
###(一) UART 介绍 略……（后续会补上） ###(二) UART 软件 略……（后续会补上） ###(三) UART 模块介绍 下面先介绍UART关键的3个模块，可以先不理解其中的工作原理，先了解这几个模块的作用与效果。 /* Uart时钟信号 */ module Uart_ClkDiv( ...
分类：
其他好文 时间：
2020-12-25 11:36:53
阅读次数：
0
包含了我们平时常用的RJ11座子，VGA视频座子，总共7种封装及精美3D模型。完全能满足日常设计使用。每个封装都搭配了精美的3D模型哦。 下载链接！！ ...
分类：
其他好文 时间：
2020-12-24 12:29:26
阅读次数：
0
