上下拉电阻定义 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理 2、上拉是对器件注入电流，下拉是输出电流 3、弱强只是上拉电阻的阻值不同，没有什么严格区分 4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集 ...
分类：
其他好文 时间：
2019-09-16 14:12:15
阅读次数：
77
对于I2C上拉电阻，在电路图中经常看到的取值是4.7KΩ，但是一直不知道这个依据，虽然现在依然不是很明白，现在只是先记录下当前的所知道的。 从I2C规范中得知，上拉电阻的取值跟总线电容、上升沿时间是有一定关系的，Rp的最小、最大取值的公式都不一样。并且规范中也只给出了标准、快速、快速+三种模式，高速 ...
分类：
其他好文 时间：
2019-08-17 14:55:44
阅读次数：
103
0x00 引脚连接：// SCL-------PB10// SDA-------PB11// INT--------PB1// RST--------PB2IIC的SCL与SDA需要接上拉电阻！0x01 模拟IIC：在模拟IIC的头文件中：定义所需的IO操作宏：//IO操作函数 #define II... ...
分类：
其他好文 时间：
2019-04-18 16:43:59
阅读次数：
456
对于51单片机的一些问题 1、端口上外加上拉电阻有什么作用？ 2、芯片上电后，IO口引脚上电压是多少，能输出多大的电流？ 3、单片机内部的时钟是怎么一个机制？ 4、复位过程又是怎样的？ 参考：http://www.51hei.com/bbs/dpj-92756-1.html 5、程序又是如何下载至单 ...
分类：
其他好文 时间：
2019-04-13 19:01:12
阅读次数：
150
DHT11应用电路： 注意点： Vcc和GND之间连接一个100 μF的一个电解电容（通常电容的取值在100μF-300μF之间，滤波） SWI接一个5K的上拉电阻，目的是增强驱动能力 ...
分类：
其他好文 时间：
2019-03-15 01:16:25
阅读次数：
214
源：STM8S STM8L引脚如何配置功耗最低 STM8S无任何外围电路 单片机CAP接104电容 复位接上拉电阻，其它引脚全部悬空，利用以下程序测试电流如下：(以前也用STM8L做过类似实验，情况也基本同下) 另外打开AWU 电流就变成了200uA 如果开了看门狗，就成了500uA ,这两个参数不 ...
分类：
其他好文 时间：
2019-01-05 22:48:53
阅读次数：
166
低速设备D-上有一个1.5k欧的上拉电阻。高速和全速设别在D+上有一1.5k欧上拉电阻。连接后通过检测电压变化来了解设备是否为低速设别。 低速下：D+为“0”，D-为“1”是为“J”状态，“K”状态相反；全速和高速下：D+为“1”，D-为“0”是为“J”状态，“K”状态相反； 低速下空闲状态为“K” ...
分类：
其他好文 时间：
2018-11-18 11:33:28
阅读次数：
200
使用原因: 数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！ 一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似于一个三极管的C，当C接通过一个电阻和 ...
分类：
其他好文 时间：
2018-11-09 10:51:31
阅读次数：
258
对于FPGA内部的复位，之前一直比较迷，这两天仔细研究官方数据手册，解开了心中的诸多疑惑，感觉自己又进步了呢..... 一、关于POR（Power-On Reset ） FPGA在上电工作时，会先进入复位模式，将所有RAM位清除，并通过内部弱上拉电阻将用户I/O置为三态。接着依次完成 配置、初始化工 ...
分类：
其他好文 时间：
2018-11-03 02:09:18
阅读次数：
121
推挽输出:可以输出高,低电平,连接数字器件。 输出 0 时，N-MOS 导通，P-MOS 高阻，输出0。 输出 1 时，N-MOS 高阻，P-MOS 导通，输出1（不需要外部上拉电路）。 开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能 ...
分类：
其他好文 时间：
2018-09-16 22:04:02
阅读次数：
360
