1.I/O, ASDO 在AS 模式下是专用输出脚，在PS 和JTAG 模式下可以当I/O 脚来用。在AS 模式下，这个脚是CII 向串行配置芯片发送控制信号的脚。也是用来从配置芯片中读配置数据的脚。在AS 模式下,ASDO 有一个内部的上拉电阻，一直有效，配置完成后，该脚就变成三态输入脚。ASDO ...
分类：
其他好文 时间：
2018-09-13 14:12:30
阅读次数：
241
1. 硬件连接 SWIM接口只需要一根传输线，即可完成双向的传输。传输过程，都是由主控制端（host)发起，设备端然后做出反应。host端需要在一个总线上实现读和写，那就是说必须要同时接一个输出IO和一个输入IO（不建议用同一个切换，太慢）,且输出IO必须设计成开漏，总线上挂接上拉电阻，以便随时交出 ...
分类：
其他好文 时间：
2018-07-18 17:02:26
阅读次数：
577
一： 1、浮空输入GPIO_Mode_IN_FLOATING ——浮空输入，可以做KEY识别，RX1 2、带上拉输入GPIO_Mode_IPU——IO内部上拉电阻输入 3、带下拉输入GPIO_Mode_IPD—— IO内部下拉电阻输入 4、模拟输入GPIO_Mode_AIN ——应用ADC模拟输入， ...
分类：
其他好文 时间：
2018-06-27 13:49:37
阅读次数：
183
开漏输出就是不输出电压，低电平时接地，高电平时不接地。如果外接上拉电阻，则在输出高电平时电压会拉到上拉电阻的电源电压。这种方式适合在连接的外设电压比单片机电压低的时候。推挽输出就是单片机引脚可以直接输出高电平电压。低电平时接地，高电平时输出单片机电源电压。这种方式可以不接上拉电阻。但如果输出端可能会 ...
分类：
其他好文 时间：
2018-05-26 16:38:18
阅读次数：
124
本博文以矩阵键盘实验为例，介绍了如何开启FPGA管脚的片上上拉电阻。 Cyclone IV E FPGA的通用输入输出管脚都支持内部弱上拉电阻，但是时钟输入脚不支持。所以，当需要上拉电阻的信号（如本例中的矩阵键盘Row信号和IIC协议中的SDA、SCL信号）连接到了FPGA的通用输入输出管脚上，在一 ...
分类：
其他好文 时间：
2018-04-26 21:17:19
阅读次数：
1378
STC89C51系列单片机共有如下几类GPIO口：（1）P0.0-P0.7: 对应DIP40封装的39-32号引脚：P0口既可以作为输入/输出GPIO口，也可以作为地址/数据复用总线使用。a)P0口作为输入/输出IO口时，P0是一个8位准双向IO口，上电复位后处于开漏模式。且P0口内部无上拉电阻，在... ...
分类：
其他好文 时间：
2018-04-22 12:55:45
阅读次数：
1447
上拉电阻、下拉电阻的原理和作用 2014-11-11 电子工程专辑 一、应用1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3、5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2、OC门电路必须加上拉电阻，以提高输出的搞电平值。3 ...
分类：
其他好文 时间：
2018-04-03 17:24:43
阅读次数：
165
1.栅极用低电平驱动PMOS导通（高电平时不导通）；栅极除限流电阻外，更优的设计是，接上拉电阻10-20k到VCC，使栅极控制电平由低变高时，栅极能够更快被拉高，PMOS能够更快更可靠地截止。 2.栅极用高电平驱动NMOS导通（低电平时不导通）；栅极除限流电阻外，更优的设计是，接下拉电阻10-20k ...
分类：
其他好文 时间：
2018-03-11 17:46:16
阅读次数：
190
原文地址点击这里： 三极管不仅可以对模拟信号放大，也可作为控制开关使用，作为开关使用的三极管处于截止与饱和状态，其基本电路如下图所示： 其中，集电极电阻R1为上拉电阻，当三极管Q1截止时将输出电压上拉至电源VCC（高电平），可以理解为开集（OC）输出结构的上拉电阻，具体可参考文章《电阻（4）之上/下 ...
分类：
其他好文 时间：
2018-02-11 16:09:56
阅读次数：
200
原文地址点击这里： 上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸 ...
分类：
其他好文 时间：
2018-02-04 21:01:58
阅读次数：
155
