Altera FPGA管脚弱上拉电阻的软件设置方法 在使用 Altera 的 FPGA 时候， 由于系统需求， 需要在管脚的内部加上上拉电阻。 Quartus II 软件中在 Assignment Editor 中可以设置。具体过程如下： 1、在菜单 Assignments 中选择 Assignme ...
分类：
其他好文 时间：
2018-01-29 11:46:01
阅读次数：
199
I2C总线（Inter Integrated-Circuit）是由PHILIPS公司在上世纪80年代发明的一种电路板级串行总线标准，通过两根信号线——时钟线SCL和数据线SDA——即可完成主从机的单工通信。总线硬件连接极其简单，不同I2C设备挂接在总线上，只需在信号线安装上拉电阻即可完成硬件线路的搭 ...
分类：
其他好文 时间：
2018-01-26 12:38:26
阅读次数：
157
2018-01-1818:20:48 感觉自己最近有点凌乱，一个很简单的问题都能困扰自己很久。以前能很好使用和调试的DS18B20温度传感器，今天愣是搞了很久，妈卖批。 仅仅一个上拉电阻就困扰了我很久，同时也颠覆了我一直以来“电阻”无用的理论。有一些敏感元件，电阻的作用不容小觑。 调试代码简单精简版 ...
分类：
其他好文 时间：
2018-01-18 20:39:12
阅读次数：
322
4x4矩阵键盘实拍照如下图。其构成是4行（L1:4）x 4列（R1:4）共16个按键，当第n行、第m列的按钮(n, m)按下时，引脚 Ln 与 Rm 导通： 有一篇文章，对矩阵键盘的接口讲解得很详细。概括起来说，按键检测分为3个阶段。第一个阶段，扫描行。行I/O口设为input模式，使用上拉电阻。列 ...
分类：
其他好文 时间：
2018-01-11 22:18:48
阅读次数：
133
简介 在数字逻辑电路中，一个信号不是0，就是1。正是因为这样，数字电路的设计才简单，可靠。 通常，用电压5v（或者接近5V）代表 on 开状态，代表高电平，对应状态 1。用电压0v （或者接近0v）代表off关状态，代表低电平，对应状态0。 有些开发板是基于3,3V的，因此使用3.3V作为高电平。 ...
分类：
其他好文 时间：
2017-10-16 01:42:32
阅读次数：
185
推挽输出:可以输出高,低电平,连接数字器件;推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止. 开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内). 我们先来说说集电极开路 ...
分类：
其他好文 时间：
2017-08-24 13:36:54
阅读次数：
165
1.1 I2C总线知识 1.1.1 I2C总线物理拓扑结构 I2C 总线在物理连接上非常简单，分别由SDA(串行数据线)和SCL(串行时钟线)及上拉电阻组成。通信原理是通过对SCL和SDA线高低电平时序的控制，来 产生I2C总线协议所需要的信号进行数据的传递。在总线空闲状态时，这两根线一般被上面所接 ...
分类：
其他好文 时间：
2017-08-21 16:31:16
阅读次数：
180
所谓上。就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源。一般用于时钟信号数据信号等。下拉。就是通过一个电阻将信号接地，一般用于保护信号。 这是依据电路须要设计的，主要目的是为了防止干扰，添加电路的稳定性。 假如没有上拉。时钟和数据信号easy出错，毕竟，CPU的功率有限。带非常 ...
分类：
其他好文 时间：
2017-07-26 18:41:38
阅读次数：
133
I2C的上拉电阻，有两个决定因素 引脚灌电流能力 通信速率 其中，芯片有单个引脚的灌电流能力和所有IO的灌电流能力，都需要考虑。芯片引脚内部会有电容，上拉电阻会和电容形成RC充放电影响上升沿的速率，也就是影响通信速率。 如何定量计算？ 例如，使用stm32f051C8T6的GPIO模拟I2C，根据d ...
分类：
其他好文 时间：
2017-07-24 17:33:08
阅读次数：
143
记录一下调试usb有关的芯片的一些经验。 1.有i2c的芯片。一般有i2c的地址选择。检查地址选择是否正确，地址是多少。SCL和SDA上面是否有上拉电阻。芯片的地址是几位的。I2c的时钟频率也是必须设定的一个方面。工作速率一般有100K和400K两种。并且里面寄存器一般为一个byte.I2c出错时， ...
分类：
其他好文 时间：
2017-06-19 12:49:18
阅读次数：
152
