https://mp.weixin.qq.com/s/5mcYAllizuxyr3QSNrotrw 全加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器. 参考链接 https://githu ...
分类：
其他好文 时间：
2018-09-19 13:28:44
阅读次数：
167
了解到实际上数字逻辑电路的与门或门非门的基本组成单元有三种，分别是互补型的CMOS逻辑、TTL逻辑以及传输门逻辑三种，其中互补型的CMOS逻辑因其功耗低，工艺集成度高，组合逻辑实现简单以及能够根据简单规则自动生成任意的复杂逻辑门，在自动化上有极大的优势，而得到了广泛的使用。 CMOS的原则，所有“与 ...
分类：
其他好文 时间：
2018-05-05 10:19:07
阅读次数：
173
计算机里的加减乘除四则运算，最基本的就是加法运算，其余三种运算都可以通过加法运算来实现 I. 半加器 (Half Adder) 考虑一位二进制加法运算，如果不考虑进位的话，我们可以得到如下真值表 A，B表示输入，C（Carry）表示进位，S（Sum）表示结果 可以得到： 用逻辑门来实现： II. 全 ...
分类：
其他好文 时间：
2018-01-21 14:50:16
阅读次数：
386
计算机里的加减乘除四则运算，最基本的就是加法运算，其余三种运算都可以通过加法运算来实现 I. 半加器 (Half Adder) 考虑一位二进制加法运算，如果不考虑进位的话，我们可以得到如下真值表 A，B表示输入，C（Carry）表示进位，S（Sum）表示结果 可以得到： 用逻辑门来实现： II. 全 ...
分类：
其他好文 时间：
2018-01-19 22:24:36
阅读次数：
242
1. 代码比较简单，总结起来是用逻辑运算替代了数学运算加减，应该是因为这样的逻辑资源耗费的少。S是A+B的个位，CO是A+B的进位。 2. quartus13.1不支持中文路径，下面研究下生成的逻辑资源，差不多6K的逻辑资源，我们用到了2个，究竟是那两个？ 3. 当然目前猜测是CO和S各用了一个逻辑 ...
分类：
其他好文 时间：
2017-12-28 23:35:56
阅读次数：
395
半加器： P59： RTL电路： 四选一多路选择器 P64： RTL： P69： RTL： ...
分类：
其他好文 时间：
2017-12-25 23:20:20
阅读次数：
235
先用C++随便声明一个bit结构体： 一位与一位的加法称为半加器，因为不考虑后面的进位加进来： 可以得到两位：一个加法位（原位）和进位。 如果考虑进位也要加进来，称为全加器，实际上是三个单bit加运算： 全加器是两个半加器和一个或门的结合。 将两个二进制数每个位都用全加器计算一下，并联结起来，便得到 ...
分类：
其他好文 时间：
2017-03-12 14:55:49
阅读次数：
155
6、交通灯实现代码 module light(clk,set,chan,light,out); input clk,set,chan; output reg[1:0] light; output reg[3:0] out; always@(posedge clk or posedge chan or... ...
分类：
其他好文 时间：
2017-02-16 01:37:49
阅读次数：
428
1 本章构建完整的算术逻辑单元ALU。2 有符号的二进制数 1) 补码：x的补码=2的n次方-x，即反码+1 2) 减法可以看成x-y=x+(-y)3 加法器 1) HalfAdder 半加器 /** * Computes the sum of two bits. */ CHIP HalfAdder ...
分类：
其他好文 时间：
2016-10-08 01:49:34
阅读次数：
460
完成波形的随机设置（A,B任意给定高低电平即可,只是当作测试信号)，选择任务栏Assignments【Setings】,设置Simulation mode为functional,其余保持不变点击ok。点击进行编译，点击进行功能仿真，波形如下所示。 选择波形，查看Task栏目里RTL级，点击可以生成基...
分类：
其他好文 时间：
2015-08-02 21:27:58
阅读次数：
360
