IP(Intelligent Property)核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。到了SOC阶段，IP核设计已经成为ASIC电路设计公司和FPGA提供商的重要任务，也是其实力体现。对于FPGA开发软件，其 ...
分类：
其他好文 时间：
2018-11-27 21:06:52
阅读次数：
901
推荐大家预先建立好一个工程目录文件夹，确实挺好用，参考正点原子的pdf教程，如下图所示， 我们eclipse在software文件夹建立一个workspace即可 选择用helloworld模板建立工程，因为这样可以避免一些问题，比如我遇到的，system.h等头文件引用失败等等问题 然后选中bsp ...
分类：
编程语言 时间：
2018-11-26 13:46:03
阅读次数：
135
LCD12864引脚如下： FPGA开发板得提供，3.3v电压，5v电压，普通io都是3.3v电压 DB：数据脚，得用双向io,因为程序里面需要读取液晶的应答（普通io3.3v可以） E:?输出引脚即可，普通io3.3v可以 RW:?输出引脚即可，普通io3.3v可以 RS:?输出引脚即可，普通io ...
分类：
移动开发 时间：
2018-11-26 13:42:41
阅读次数：
200
外部时钟 时钟信号的来源在FPGA芯片外部，通常的，外部时钟对于FPGA来说是必需的，因为FPGA内部没有供内部逻辑使用的时钟和激励电路。 2内部时钟 再生时钟 再生时钟是以一个输入时钟作为参考，在此基础上通过调整其频率和相位产生的新时钟，FPGA中产生再生时钟信号的模块只有PLL和DCM（注意，两 ...
分类：
其他好文 时间：
2018-11-20 21:44:01
阅读次数：
192
更新：2018年11月18日 第一次建立。以后补上。。。 随着fpga的速度越来越快，稍微高端一点的fpga都有serdes接口，到底这个接口是干什么的？如下： ...
分类：
其他好文 时间：
2018-11-18 22:38:20
阅读次数：
151
用加法器实现T型曲线的理论分析 // 2017年12月28日 建立 by cofin T型加速曲线公式：如下所示： Vt = v0+at （1） S = 1/2at2 + v0*t （2） 举例，如果我们要在5MHz下产生一个1Khz的方波，那么我们需要用5M/1K = 5000 来得到计数数值，然 ...
分类：
编程语言 时间：
2018-11-18 22:30:31
阅读次数：
213
最近想要实现CNN的FPGA加速处理，首先明确在CNN计算的过程中，因为卷积运算是最耗时间的，因此只要将卷积运算在FPGA上并行实现，即可完成部分运算的加速 那么对于卷积的FPGA实现首先要考虑的是卷积子模板具体如何实现，我们在matlab或者c实现比如3X3的子模板的时候，只要用一个数组即可将模板 ...
分类：
其他好文 时间：
2018-11-16 23:32:01
阅读次数：
278
1、没用到的CLK接地。 2、MSEL内部接9k电阻，但依然要接地或者VCCA。 3、nConfig是输入，拉高10kΩ到VCCIO；拉低会复位，然后拉高才会重新配置。 4、nCE是FPGA的片选，接地。多芯片时nCEO级联下一个FPGA的nCE。必要性是什么还不知道。 5、CONF_DONE开漏， ...
分类：
其他好文 时间：
2018-11-12 14:53:23
阅读次数：
243
如何使用chipscope 参考： https://www.cnblogs.com/liujinggang/p/9813863.html Xilinx FPGA开发实用教程 徐文波 田耘 1.ChipScope Pro工作原理 ChipScope Pro是一款在线调试软件，可以观察FPGA内部的任何 ...
分类：
其他好文 时间：
2018-11-08 22:03:15
阅读次数：
470
基KC705E 增强版 基于FMC接口的Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 接口卡(136) 本板卡是Xilinx公司芯片V5系列芯片设计信号处理板卡。由一片Xilinx公司的XC5VLX110T-1FF1136 / XC5VSX95T-1FF1136 / ...
分类：
其他好文 时间：
2018-11-08 16:28:20
阅读次数：
170
