此次任务的主要目标是完成之前三次的仿真任务以及uart协议串口接收的代码编写，仿真还是花了不少时间的，因为仿真用的板子是ego1，利用vivado来下板子，之前一直是通过ise在basys3上完成板级实验，要说的是，ego1提供的是100mhz的频率时钟，所以需要一个时钟分频来校对 100hz转25 ...
分类：
其他好文 时间：
2019-02-07 22:06:44
阅读次数：
220
一、前言 最近花费很多精力在算法仿真和实现上，外设接口的调试略有生疏。本文以FPGA控制OLED中的SPI接口为例，重新夯实下基础。重点内容为SPI时序的RTL设计以及AXI-Lite总线分析。当然做些项目时可以直接调用Xilinx提供的SPI IP核，这里仅出于练习的目的考虑。 二、接口时序分析 ...
分类：
其他好文 时间：
2019-02-05 13:15:03
阅读次数：
150
我们在用FPGA对视频进行处理时，常常会遇到：有时候图像中的某些文字显示模糊 这有可能是缩放导致；有时可能是AD/DA模块采用了不同厂家的芯片 导致转换后的效果不同；有可能在图像YUV422与YUV420互相转换 算法间接导致图像效果变差。林林总总，当然还有其它不同的图像处理而有可能降低画质的场景。 ...
分类：
其他好文 时间：
2019-02-02 10:42:27
阅读次数：
242
动态部分重配置技术 DPR(Dynamic Partial Reconfiguration)可以使得PL的一个部分或几个部分在运行时刻被完全地重新配置。这些部分需要被指定为可重配置分区(Reconfigurable Partition,RP),并且在PL的其他部分还继续工作的时候，RP的功能可以被完 ...
分类：
其他好文 时间：
2019-02-01 19:53:56
阅读次数：
243
在学习有关方面之前，我还是先行的用了一天时间重新学习了一遍uart协议，我认为对uart的熟悉程度会对接下来的学习过程有一定的帮助，于是开始了对图像处理的学习，首先在找资料方面实在是难受，每次在查找资料的过程都是很痛苦的，每每不能找到我想到的东西，花了很长的功夫去四处找我要学习的东西，终于东拼西凑对 ...
分类：
其他好文 时间：
2019-01-30 21:48:53
阅读次数：
177
前言 我Win10系统上的Xilinx Platform Studio打不开，无奈之下换用Vivado。这篇粗略地介绍Vivado创建FPGA工程的流程 新建工程 打开vivado，点New Project然后Create a New Vivado Project点next再填写工程名、工程路径点n ...
分类：
其他好文 时间：
2019-01-29 10:59:45
阅读次数：
271
实验平台：Vivado 2015 开发板：Xilinx ZYNQ-7020 内容：创建和封装用户IP核流程 第一步：打开Vivado 2015，新建工程。 第二步：更改工程名和存放路径，点击下一步。 第三步：选择RTL工程，点击下一步。 第四步：点击创建文件，输入IP核名称（自定义），点击OK。 点 ...
分类：
其他好文 时间：
2019-01-28 00:52:31
阅读次数：
184
参考链接 https://blog.csdn.net/jbb0523/article/details/6946899 出错原因 两个Process都对LDS_temp进行了赋值，万一在某个时刻，在两个Process中对LDS_temp赋值条件都满足，那么你让FPGA该怎么做呢？让它听谁哪个Proce ...
1、USB转UART驱动 这是调试需要使用到的驱动，串口调试需要此驱动。 安装好驱动后将开发板UART口与电脑连接。然后打开电脑的设备管理器 找到串口设备CP210x，我电脑的端口映射是COM3。 2、终端登陆工具SecureCRT 众多的终端工具中，SecureCRT是比较好用的一种。 点击取消 ...
分类：
其他好文 时间：
2019-01-26 22:40:08
阅读次数：
307
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA ...
分类：
其他好文 时间：
2019-01-23 21:34:05
阅读次数：
216
