EDA Tools： 1、Vivado 2015.1(64-bit) 2、Modelsim SE-64 10.1c Time： 2016.05.26 喜欢使用Modelsim工具独立进行代码的仿真。也不是Vivado自带的不好（至少目前的小代码没啥影响） 只是在一个vivado工程进行仿真时，添加文 ...
分类：
其他好文 时间：
2016-05-26 10:23:22
阅读次数：
2041
0.绪论
AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream
AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输...
分类：
其他好文 时间：
2016-05-13 02:31:21
阅读次数：
232
来源：http://www.union-rnd.com/xilinx-vs-altera-slices-vs-les/
前言
经常有朋友会问我，“我这个方案是用A家的FPGA还是X家的FPGA呢？他们的容量够不够呢？他们的容量怎么比较呢？”当然，在大部分时候，我在给客户做设计的时候，直接会用到最高容量的产品，因为我们的产品对成本不敏感。不过，在此还是比较一下两家的产品，简单写写...
分类：
其他好文 时间：
2016-05-12 22:19:24
阅读次数：
186
来源：http://www.eefocus.com/b3574027/blog/15-05/312609_2e5ad.html
以下分析基于xilinx 7系列
CLB是xilinx基本逻辑单元，每个CLB包含两个slices，每个slices由4个（A,B,C,D）6输入LUT和8个寄存器组成。
同一CLB中的两片slices没有直接的线路连接，分属于两个不同的列...
分类：
其他好文 时间：
2016-05-12 17:51:42
阅读次数：
1640
致敬原作者： http://blog.sina.com.cn/s/blog_6276db0e0101ary8.html 要比较Xilinx和Altera的FPGA，就要清楚两个大厂FPGA的结构，由于各自利益，两家的FPGA结构各不相同，参数也各不相同，但可以统一到LUT(Look-Up-Table ...
分类：
其他好文 时间：
2016-05-11 10:56:38
阅读次数：
156
本?文?以?x?i?l?i?n?x? ?k?i?n?t?e?x? ?7?系?列?F?P?G?A?为?例?,?简?要?的?介?绍?了?如?何?生?成?M?i?c?r?o?b?l?a?z?e? ?B?o?o?t?l?o?a?d?e?r?引?导?大?中?型?应?用?程?序?在?外?部?D?D?R?运?行?。...
分类：
其他好文 时间：
2016-05-03 18:38:36
阅读次数：
357
在剖析了《深入浅出玩转FPGA》的串口代码和IIC控制器代码、xilinx官方的xilinx的iic控制器（参见书《FPGACPLD设计工具──Xilinx ISE使用详解》）、《片上系统设计思想与源代码分析》一书中带有wishbone接口的iic控制器后，本文尝试对以上做一些总结，并分析不同的iic控制器的实现区别。...
分类：
其他好文 时间：
2016-04-28 07:05:25
阅读次数：
352
版本：2015.1 这是一个很便利FPGA工程师的文档整理收纳神器。 针对个人使用上的习惯，进行简单的2项设置。 打开文档导航器，点击右上角的设置按钮，将会弹出下图的对话框。 修改设置： 其一，将文档下载的存放目录由默认的C盘文件夹改为自己想要的其他盘符位置； 其二，将默认PDF阅读器由阿杜比改为自 ...
分类：
其他好文 时间：
2016-04-28 01:52:32
阅读次数：
404
FPGA中有三种约束文件，分别是用户设计文件（.ucf文件），网表约束文件（.NCF文件）与物理约束文件（.PCF文件）。 在设计阶段，需要硬件描述文件与UCF文件，经过综合后生成NCF文件，最后得到PCF文件。 UCF 文件的语法： “signal_name”是指 所约束对象的名字，包含了对象所在 ...
分类：
其他好文 时间：
2016-04-24 23:06:45
阅读次数：
204
所谓综合，就是讲HDL语言、原理图等设计输入翻译成由与、或、非们和RAM、触发器登记本逻辑单元的逻辑连接（即网表）。并根据目标和要求（约束条件）优化生成的逻辑连接。ISE-XSTXST是Xilinx公司自己的综合（Synthsize）工具。当我们完成输入、仿真以及管脚分配之后就可以进行综合和实现。双击Synthesize-XST，就可以完成综合。一般而言，会有三种结果：
仿真完成
Warn警告
ER...
分类：
其他好文 时间：
2016-04-22 20:14:35
阅读次数：
163
