在 STM32F7 中，有 5 个最重要的时钟源，为 HSI、HSE、LSI、LSE、PLL。 ①、LSI 是低速内部时钟，RC 振荡器，频率为 32kHz 左右。LSI 主要可以作为 IWDG 独立看门狗时钟，LPTimer 低功耗定时器时钟以及 RTC 时钟。 ②、LSE 是低速外部时钟，接频率 ...
分类：
其他好文 时间：
2019-12-16 22:47:16
阅读次数：
289
s3c2440裸机编程 时钟编程(二、配置时钟寄存器) 1.2440时钟时序 下图是2440时钟配置时序： 1.上电后，nRESET复位信号拉低，此时cpu还无法取指令工作。 2.nRESET复位信号结束后变为高电平，此时cpu开始工作。此时cpu主频FCLK=osc。 3.此时可以配置PLL，经过 ...
分类：
其他好文 时间：
2019-12-07 14:16:35
阅读次数：
88
03_Template Method Motivation 1. 稳定的 操作结构 2. 子步骤， 有很多改变的需求 3. 他们无法同时进行实现 不要调用我， 让我来调用你 通过虚函数的“晚绑定”来实现。继承。 LIbrary开发人员所写的代码， 是早于Applicaiton开发人员的。 左边： 传 ...
分类：
其他好文 时间：
2019-11-24 17:25:04
阅读次数：
68
内核时钟（系统时钟）=外部时钟（50M晶振频率）/ (pll_prdiv+1)*(pll_vdiv+24); MCG=PLL, core = MCG, bus = MCG/2, FlexBus = MCG/3, Flash clock= MCG/8 https://blog.csdn.net/hcx ...
分类：
其他好文 时间：
2019-11-20 23:18:09
阅读次数：
146
1.什么是xilinx fpga全局时钟资源 时钟对于一个系统的作用不言而喻，就像人体的心脏一样，如果系统时钟的抖动、延迟、偏移过大，会导致系统的工作频率降低，严重时甚至会导致系统的时序错乱，实现不了预期的逻辑功能。xilinx fpga内的全局时钟资源可以很好的优化时钟的性能，因此在设计时要尽可能 ...
分类：
其他好文 时间：
2019-11-20 15:34:33
阅读次数：
144
片内资源 开发板使用的STM32F407ZGT6在手册里是这样的： 片内FLASH：1M，片内RAM：192K，这两个跟程序运行和下载密切相关。 FLASH 地址分配如图，因此FLASH下载地址从 开始，大小为 （1M） RAM RAM的两段需要注意的是只有 开始的112K+16K是可以让外设访问的 ...
分类：
其他好文 时间：
2019-10-14 22:26:09
阅读次数：
144
"Regular Number" 思路： shifit and算法 代码： pragma GCC optimize(2) pragma GCC optimize(3) pragma GCC optimize(4) include using namespace std; define y1 y11 ...
分类：
其他好文 时间：
2019-10-13 21:07:23
阅读次数：
97
题意：有一棵n个点的树，每个点上有两个值a[i]，b[i] A和B在树上行动，A到达i能得到a[i]的偷税值，B能得到b[i]，每次行动只能选择相邻的点作为目标 两个人都想最大化自己的偷税值和对方的差，都按最优策略行动，不能走已经走过的点，行动直到没有点可走为止 A可以选择任意出发点，然后B开始走， ...
分类：
其他好文 时间：
2019-10-11 18:35:29
阅读次数：
98
Altera 的 Cyclone IV 器件 PLL 具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出，进行系统级的时钟管理和偏移控制。 Altera 的 Quartus II 软件无需任何外部器件，就可以启用 Cyclone IV PLL 和相关功能。 下面演示如和调用 Altera 提供 ...
分类：
其他好文 时间：
2019-09-30 21:27:59
阅读次数：
95
1、 SYSCLK时钟源有三个来源：HSI RC、HSE OSC、PLL; 2、 MCO[2：0]可以提供4源不同的时钟同步信号; 3、 GPIO口貌似有两个反向串联的二极管用作钳位二极管; 4、 总线矩阵采用轮换算法对系统总线和DMA进行仲裁 5、 ICode总线，DCode总线、系统总线、DMA ...
分类：
其他好文 时间：
2019-09-27 15:09:54
阅读次数：
169
