码迷,mamicode.com
首页 >  
搜索关键字:pll    ( 275个结果
【SPOJ8222】Substrings (后缀自动机)
题意: 给一个字符串S,令F(x)表示S的所有长度为x的子串中,出现次数的最大值。 求F(1)..F(Length(S)) Length(S) <= 250000 思路:板子中st[x]定义为root到x的最多步数,可以用来更新所有长度为[1..st[x]]的答案 ...
分类:其他好文   时间:2019-09-04 18:53:45    阅读次数:76
为什么单片机一开始是汇编
启动代码为什么启动代码一定一要用汇编语言编写,启动代码的主要功能是什么?单片机不用启动代码,为什么arm要用启动代码? 解决方案 最开始的几行代码要完成初始化中断向量,堆栈什么的。这些只能用汇编做。 解决方案 CPU上电后会从IO空间的某地址取第一条指令。但此时:PLL没有启动,CPU工作频率为外部 ...
分类:其他好文   时间:2019-09-01 18:39:52    阅读次数:103
HDU 5321 Beautiful Set 容斥 (看题解)
HDU 5321 感觉有点抗拒这种题目, 看到就感觉自己不会写,其实就是个沙雕题, 感觉得找个时间练练这种题。 g[ i ] 表示gcd为 i 的倍数的方案数, f[ i ] 表示gcd为 i 的方案数, 然后先算g[ i ]然后直接容斥。 ...
分类:其他好文   时间:2019-08-17 01:17:12    阅读次数:135
2016ICPC 大连
A.1:41:18 solved by hl 大致就是一个图上染色判断是否有矛盾。 按照样例来看,似乎存在孤立点就要输出NO #include <map> #include <set> #include <ctime> #include <cmath> #include <queue> #inclu ...
分类:其他好文   时间:2019-08-09 19:15:24    阅读次数:96
原生JS实现call,apply,bind函数
1. 前言 使用原生 实现 和`apply call apply this call apply`只接受一个参数数组。 2. call函数 2.1 描述 方法使用一个指定的 值和单独给出的一个或多个参数来调用一个函数。 2.2 语法 2.3 参数 thisArg :可选的。在 fun 函数运行时指定 ...
分类:移动开发   时间:2019-07-31 15:25:19    阅读次数:133
通过Xshell编译Form的命令
由于Form的所有PLL程序都贮存在$AU_TOP/resources路径下,所以,编译Form必须在$AU_TOP/forms/ZHS 或者$AU_TOP/forms/US下编译,否则编译会报错: 会有类似提示错误,参数G_QUERY_FIND,HR_MODE不能解析,不能够命名。 编译命令(Or ...
分类:系统相关   时间:2019-07-29 19:07:19    阅读次数:141
2019年杭电多校第二场 1008题Harmonious Army(HDU6598+最小割+建图)
题目链接 "传送门" 题意 有$n$个士兵,要你给他们分配职业。有$m$对关系,对于某一对关系$u,v$,如果同为勇士则总能力增加$a$,同法师则增加$c$,一个勇士一个法师增加$\frac{a}{4}+\frac{c}{3}$,要你求最大的总能力。 思路 这位大佬的 "博客" 讲的很详细,大家可以 ...
分类:其他好文   时间:2019-07-27 09:19:05    阅读次数:70
mini2440的MPLL和UPLL
S3C2440有两个PLL(phase locked loop)一个是MPLL,一个是UPLL。MPLL用于CPU及其他外围器件,UPLL用于USB。用于产生FCLK, HCLK, PCLK三种频率,这三种频率分别有不同的用途: 1.FCLK是CPU提供的时钟信号。 HCLK是为AHB总线提供的时钟 ...
分类:其他好文   时间:2019-07-14 09:35:56    阅读次数:115
STM32 时钟系统
1、在 STM32F4 中,有 5 个最重要的时钟源,为 HSI、HSE、LSI、LSE、PLL。其中 PLL 实际是分为两个时钟源,分别为主 PLL 和专用 PLL。 2、 ①、LSI 是低速内部时钟,RC 振荡器,频率为 32kHz 左右。供独立看门狗和自动唤醒单元使用。 ②、LSE 是低速外部 ...
分类:其他好文   时间:2019-06-27 00:29:39    阅读次数:97
Altera DDR2 IP核学习总结2-----------DDR2 IP核的生成
打开IP核工具,然后选择Verilog HDL选项,填写路径,写入文件名DDR2_IP.V,点击next PLL reference clock frequency填入板子晶振的频率50MHZ,这里设置Memory clock frequency为133MHZ,Controller data rat ...
分类:其他好文   时间:2019-06-10 23:39:18    阅读次数:268
275条   上一页 1 2 3 4 5 6 ... 28 下一页
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!