我习惯在Terminal下用nautilus命令进入图形界面的文件夹视图，但是在安装完Xilinx ISE14.4后，运行这个命令就会报错： nautilus: /usr/Xilinx/Software/14.4/ISE_DS/ISE/lib/lin64/libstdc++.so.6: versi....
分类：
其他好文 时间：
2014-09-23 23:54:55
阅读次数：
241
1. 基本的约束方法为了保证成功的设计，所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径为：输入路径（Input Path），使用输入约束寄存器到寄存器路径（Register-to-Register Path），使用周期约束输出路径（Output Path），使用输出约束具体的异常路径（P...
分类：
其他好文 时间：
2014-09-14 20:38:57
阅读次数：
265
基于Vivado HLS在zedboard中的Sobel滤波算法实现
平台：zedboard + Webcam
工具：g++4.6 + VIVADO HLS + XILINX EDK + XILINX SDK
系统：ubuntu12.04
sobel 算法理论基础
流程
HLS算法验证与实现
算法验证包括算法C/C++实现，综合编译仿真，实...
分类：
数据库 时间：
2014-09-13 21:31:35
阅读次数：
588
1. 时钟资源概述 时钟设施提供了一系列的低电容、低抖动的互联线，这些互联线非常适合于传输高频信号、最大量减小时钟抖动。这些连线资源可以和DCM、PLL等实现连接。每一种Spartan-6芯片提供16个高速、低抖动的全局时钟资源用于优化性能；这些资源可以背Xilinx工具自动地使用，即使时钟频率相....
分类：
其他好文 时间：
2014-09-12 18:54:13
阅读次数：
629
xilinx14.6,modelsim10.1a,modeltech
分类：
其他好文 时间：
2014-09-11 19:13:02
阅读次数：
641
今天摸索了一下hdl coder的使用方法，各个步骤主要是照猫画虎，有些地方还是不理解，先总结一下：1.要想调用quartus或者Xilinx综合布局布线需要先设置，设置的方法有两种，命令窗口输入hdlsetuptoolpath('ToolName', 'Altera Quartus II', .....
分类：
其他好文 时间：
2014-09-11 18:50:22
阅读次数：
518
使用Xilinx EDK调用microblaze软核，搭建一个微小系统，然后用modelsim来仿真xapp1052的DMA收发控制
分类：
移动开发 时间：
2014-09-02 07:56:24
阅读次数：
881
Xilinx FPGA开发实用教程(第2版)徐文波，田耘著
分类：
其他好文 时间：
2014-09-01 00:17:22
阅读次数：
139
PCB设计的一般原则Xilinx学习心得1-管脚约束ADS7830 FPGA实现2012-05-11 11:18:12|分类： 工作笔记 |标签： |字号大中小订阅 ADS7830是TI的一款8bit,8channel AD转换芯片，对应通过I2c接口进行配置和读；以下是我用verilog编写的程序...
分类：
其他好文 时间：
2014-08-27 00:15:56
阅读次数：
331
一直觉得xilinx的ISE开发套件可难看了，一点也不高大上。既然决定学习FPGA，使用xilinx的芯片，那么必须好好了解其开发环境及开发流程。ISE自身带的帮助是最好的教程，没有之一。ISE的帮助，绝对高大上！ 1.ISE帮助（Xilinx ISE Help） ISE帮助里面是这样分类的。 So...
分类：
其他好文 时间：
2014-08-22 12:27:16
阅读次数：
385
