1.软件是将01编码翻译出来再去控制一个运算电路，FPGA里面没有这些东西 2.FPGA内部主要三块：可编程的逻辑单元、可编程的连线和可编程的IO模块。 3.可编程的逻辑单元：其基本结构类似存储器(SRAM、 FLASH等)制成的4输入或6输入1输出地“真值表”加上一个D触发器构成。任何一个4输入1 ...
分类：
其他好文 时间：
2020-04-22 13:12:00
阅读次数：
80
基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡 一、板卡概述 板卡主芯片采用Xilinx公司的XC7K325T-2FFG900 FPGA，pin_to_pin兼容FPGAXC7K410T-2FFG900，支持8-Lane PCIe、64bit DDR3 ...
分类：
其他好文 时间：
2020-04-13 16:48:17
阅读次数：
78
一、UDP协议介绍 UDP是User Datagram Protocol 的简称，中文名是用户数据报协议，是OSI（Open System Interconnection，开放式系统互联）参考模型中一种无连接的传输层协议，提供面向事务的简单不可靠信息传送服务，IETF RFC768是UDP的正式规范 ...
分类：
其他好文 时间：
2020-04-12 18:36:35
阅读次数：
118
DDR SDRAM接口的示意图： CAC总线表示Command，Address，Control Pin，时序相对简单，单向单周期，通过以下命令约束： create_generated_clock -name DDRCLK \-source [get_pins UPLL0/CLKOUT] \-divi ...
分类：
其他好文 时间：
2020-04-07 13:02:09
阅读次数：
88
PART 2—主存储器 2.7 提高访存速度的措施 2.7.1 单体多字系统 原理：在一个存取周期内，从同一地址取出四条指令（之前是一次一个的），再将这四条指令按顺序送至CPU执行——速度提高了 前提：指令和数据连续 2.7.2 多体并行系统 2.7.3 高性能存储芯片 (1)SDRAM (2)RD ...
分类：
其他好文 时间：
2020-04-06 17:21:14
阅读次数：
73
一、IIC基本概念 IIC 总线（I2C bus， Inter-IC bus）是一个双向的两线连续总线，提供集成电路（ICs）之间的通信线路。IIC总线是一种串行扩展技术，最早由Philips公司推出，广泛应用于电视，录像机和音频设备，IIC 总线的意思是“完成集成电路或功能单元之间信息交换的规范或 ...
分类：
其他好文 时间：
2020-04-06 12:10:22
阅读次数：
73
局部变量存储在栈上，栈指向SDRAM可读可写 全局变量包含在.bin文件中，烧写在nor文件中 静态变量 nor_flash不能直接的写 程序中至少包含有代码段和数据段（rodata 、bss(初值为0，无初值的全局变量)、common注释） const char g_char2 = 'B' //c ...
分类：
其他好文 时间：
2020-04-04 18:50:32
阅读次数：
63
由于内存条种类繁多，参数多样，很多小白DIY电脑的，会发现购买内存条是件头疼的事。大家对内存容量以及内存频率关注较多，而对内存时序却关注的很少，其实内存时序也是内存的参数之一，内存时序究竟有多重要呢？内存时序是描述同步动态随机存取存储器（SDRAM）性能的四个参数：CL、TRCD、TRP和TRAS，单位为时钟周期。它们通常被写为四个用破折号分隔开的数字，如16-18-18-36。宏旺半导体了解到，
分类：
其他好文 时间：
2020-04-03 15:02:58
阅读次数：
71
有些基于MCU的旧系统仍在使用SDRAM，在降低功耗和简化接口方面，可以受益于IoT RAM的使用。下表清楚显示了待机电流和有功电流的优点，同时保持了相当的传输速率。
分类：
其他好文 时间：
2020-03-27 23:15:46
阅读次数：
85
在讲完 SDRAM 的基本工作原理和主要操作之后，我们现在要重要分析一下 SDRAM 的时序与性能 之间的关系，它不在局限于芯片本身，而是从整体的内存系统去分析。这也是广大 DIYer 所关心的话 题。 比如 CL 值对性能的影响有多大几乎是每个内存论坛都会有讨论，今天我们就详细探讨一下，其 中的很 ...
分类：
其他好文 时间：
2020-03-27 18:24:23
阅读次数：
66
