目录 1. NioSocketAcceptor初始化源码研究 1.1 类图 1.2 方法调用时序图 1.3 初始化NioSocketAcceptor 1.4 SimpleIoProcessorPool初始化分析 1.5 NioProcessor的源码 1.6 总结 2. NioSocketAccep...
分类：
其他好文 时间：
2015-02-22 12:17:26
阅读次数：
327
Java中对XML进行解析的方式常见的为四种：SAX，DOM，JDOM，DOM4J SAX分析器在对XML文档进行分析时，触发一系列的事件，应用程序通过事件处理函数实现对XML文档的访问。由于事件触发本身是有时序性的，因此，SAX分析器提供的是一种对XML文档的顺序访问机制，对于已经分析过的部...
分类：
其他好文 时间：
2015-02-22 01:39:34
阅读次数：
214
ANT与MCU的SPI通信时序分析及相关程序设计,MSP430G2553+nRF24AP2.
分类：
其他好文 时间：
2015-02-16 01:39:01
阅读次数：
196
AmaterasUML是个人觉得最好用的Eclipse UML插件，可以通过拖拽Java源文件，轻松生成类图结构，同时支持活动图、时序图和用例图。它的官方下载地址是：http://sourceforge.jp/projects/amateras/releases/#21568，目前最新是1.3.4版...
分类：
系统相关 时间：
2015-02-13 13:05:00
阅读次数：
257
由于项目的需要，接触到perkinelmer 公司生产的CCD sensor；年末了，好好回顾下；目前生产CCD传感器的公司有dalsa，e2v,toshiba,sony等，perkinelmer公司目前主要从事医疗设备以及生物工程等，其传感器生产与销售已经分离出去，由埃赛力经营，好了，废话不多说，...
分类：
其他好文 时间：
2015-02-13 13:03:59
阅读次数：
251
① secureip库：硬核(HARD IP)仿真(功能仿真和时序仿真)模型（hard IP simulation model），比如PowerPC、PCIE、SRIO、DDR等。Simulation models for the Hard-IP such as the PowerPC proces...
分类：
其他好文 时间：
2015-02-09 18:10:23
阅读次数：
440
1 引言 基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了...
分类：
其他好文 时间：
2015-02-09 14:02:10
阅读次数：
112
1.行有效时序图 初始化完成后，要想对一个L-Bank中的阵列进行寻址，首先就要确定行（Row），使之处于活动状态（Active），然后再确定列。虽然之前要进行片选和L-Bank的定址，但它们与行有效可以同时进行。 从图中可以看出，在CS#、L-Bank定址的同时，RAS（Row Add...
分类：
其他好文 时间：
2015-02-07 00:28:58
阅读次数：
277
当数据用来作为定期连续测量时，它被称为时间序列信息。通过AWS的独特定位解决了基于时间序列的信息处理带来了规模化挑战。 这种弹性是通过AutoScaling组进行采集处理，Amazon Elastic MapReduce定时作业的AWS数据管道，系统间数据编排的AWS数据管道，大规模数据分析的AmazonRedshift来实现的。关键架构要素包括用于消息缓冲的SQS，它减少了频繁AWS数据管道调度...
分类：
其他好文 时间：
2015-02-05 20:28:02
阅读次数：
179
以下内容来自Quartus II Handbook Version 13.1 Volume 3: Verification /Section II. Timing Analysis6. Timing Analysis OverviewComprehensive static timing analy...
分类：
其他好文 时间：
2015-02-01 14:40:24
阅读次数：
695
