码迷,mamicode.com
首页 >  
搜索关键字:fpga ; nios2    ( 1453个结果
FPGA 功耗结构设计
1 相对于ASIC,FPGA是耗电器件,不适合超低功耗设计技术。 2 在CMOS技术中电路的动态功耗与门和金属引线的充放电有关,电容消耗电流的一般方程为     I=V* C*f V 是电压,对于FPGA来说是一个定值。C 电容与直接被触发的门的数量以及连接这些门的布线长度有关,频率f直接与时钟频率相关。所以降低功耗都要以降低C, f入手。...
分类:其他好文   时间:2014-07-22 00:30:38    阅读次数:261
zedboard - 轻量级以太网控制器LWIP
ipconfig/all route print  显示本机所有的网络 网关是什么 那么网关到底是什么呢?网关实质上是一个网络通向其他网络的IP地址。比如有网络A和网络B,网络A的IP地址范围为“192.168.1.1~192. 168.1.254”,子网掩码为255.255.255.0;网络B的IP地址范围为“192.168.2.1~192.168.2.254”...
分类:数据库   时间:2014-07-19 18:41:19    阅读次数:375
FPGA 设计如何进行面积优化(逻辑资源占用量优化)
FPGA面积优化 1 对于速度要求不是很高的情况下,我们可以把流水线设计成迭代的形式,从而重复利用FPGA功能相同的资源。 2 对于控制逻辑小于共享逻辑时,控制逻辑资源可以用来复用,例如FIR滤波器的实现过程中,乘法器是一个共享的资源,我们可以通过控制资源实现状态机,从而复用乘法器,当然这样也牺牲了面积。 3 对于具有类似计数单元的模块,可以采用全局的计数器,以减小面积。例如...
分类:其他好文   时间:2014-07-17 20:37:46    阅读次数:329
FPGA 设计中的流量,时滞,时序
FPGA 设计中的流量,时滞,时序 流量:每个时钟周期能够传输的数据位。 时滞:数据从输入到输出需要经历的时钟周期; 时序:两个元件之间的最大延迟,他决定系统的最高时钟速度。 1 采用流水线可以提高 流量; 例如计算X^3,迭代结构 流水线: 此时  流量=8/1 时滞=3 时序=乘法器延迟 2 如果要求低时滞则可以去掉寄存器 3 降低时序,提高...
分类:其他好文   时间:2014-07-17 16:31:57    阅读次数:202
FPGA 日积月累
1. Quartus 中 Modelsim-Altera 设置的问题在Quartus II 13.1中, 需要选定好可执行程序的位置,要注意描述的是路径!而非程序设置结果默认D:\altera\13.1\modelsim_ase\win32aloem,需要在最后加斜线,D:\altera\13.1\...
分类:其他好文   时间:2014-07-16 18:35:01    阅读次数:255
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验七:PS/2模块① — 键盘
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验七:PS/2模块① — 键盘
分类:其他好文   时间:2014-07-16 15:42:49    阅读次数:305
基于FPGA的简易数字时钟
基于FPGA的可显示数字时钟,设计思路为自底向上,包括三个子模块:时钟模块,进制转换模块,led显示模块。所用到的FPGA晶振频率为50Mhz,首先利用它得到1hz的时钟然后然后得到时钟模块,把时钟模块输出的时、分、秒输入到进制转换模块后得到十进制的值再输入到led显示模块,该工程已经在FPGA开发板上亲测可用。...
分类:其他好文   时间:2014-07-15 13:08:35    阅读次数:335
自己动手写处理器之第二阶段(1)——可编程逻辑器件与PLD电路设计流程
FPGA是可编程逻辑器件(PLD:Programmable Logic Device)的一种。PLD是上世纪70年代发展起来的一种新型器件,它的应用和发展不仅简化了电路设计,降低了开发成本,提高了系统可靠性,而且给数字系统的设计方法带来了革命性的变化。截止到现在,出现了多种工艺、不同原理的PLD,如下。 ? PLA(Programmable Logic Array)可编程逻辑阵列 ? PAL(Programmable Array Logic)可编程阵列逻辑 ? GAL(Generic Array Logic...
分类:其他好文   时间:2014-07-14 20:23:02    阅读次数:294
FPGA入门学习第一课:二分频器
分频器还是比较简单的,一般的思路是:每数几个时钟就输出一个时钟。最简单的当数二分频器了,每当时钟上升沿(或下降沿)就把输出翻转一下。这样就刚好实现了二分频器了。网上也搜到了最简实现”二分频最简单了,一句话就可以了: always @ (negedge clk) clk_2<=~clk_2;“但仿真时...
分类:其他好文   时间:2014-07-13 21:54:17    阅读次数:270
DM8168 layout
吸取了上次制板的经验教训,新版本的DM8168又出炉了。。。 第一层:电源、DM8168、DDR3、FPGA、CPLD、Nandflash、USB、以太网、SATA、JTAG等。电源部分接地要充分,不吝啬自己的通孔,电源输出通过铜皮与通孔来和内电层相连,确保DM8168供电充足。1V0_AVS很重要,所以特意做的很仔细,这个电源供应不上,DM8168连系统都启动不起来。产生AVS的电源芯片发热量...
分类:其他好文   时间:2014-07-12 18:46:40    阅读次数:352
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!