最近在玩Altera的FPGA，当我用Quartus II自带的IP核生成ROM时，出现了各种问题，于是在网上各种查资料，终于解决了我的问题。这里做一下小结，方便自己日后查阅。Quartus II 和ISE在仿真和初始化时有些些区别，这里简要介绍一下二者的初始化和仿真步骤：1、用Quartus II...
分类：
其他好文 时间：
2015-12-12 01:42:59
阅读次数：
320
.mif和.coe这两个文件分别是Quartus和ISE的RAM和ROM的初始化文件，因此了解他们的格式，是很必要的MIF文件的格式如下：WIDTH=14; --数据宽度为14位DEPTH=2048; --数据长度为2048ADDRESS_RADIX=UNS; --地址基数十进制，二进制为BIN，十...
分类：
其他好文 时间：
2015-12-12 01:31:42
阅读次数：
298
1 建立Quartus和Modelsim的连接 如果是首次使用，需建立连接。Tools->Options->EDA Tools Option，在Modelsim-Altera处选择应用软件路径。比如“D:\altera\13.0\modelsim_ae\win32aloem”这种。2. 建...
分类：
其他好文 时间：
2015-12-10 14:52:49
阅读次数：
311
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments o...
分类：
其他好文 时间：
2015-12-09 16:45:44
阅读次数：
216
---我们就不用modulesim自己来写run.do 文件了，因为有点麻烦。---我们可以直接用Quartus来运行后仿真。.vo 网标，映射到硬件电路，与sdo对应.sdo 延时文件，布线 管脚延迟125C_slow.vo 在高温下的低速---跟严格的仿真才会用到，推测建立时间是否可以-4...
分类：
其他好文 时间：
2015-12-07 22:39:53
阅读次数：
210
关于 Quartus 的操作可以使用 Quartus 自带的帮助，帮助中有全套的操作教程。 中文网络教程链接（链接至altera中文官网，点击观看） Quartus II 软件设计系列：基础 Quartus II 软件中的原理图设计 SignalTap II 嵌入式逻辑分析器 使用Nios II 处...
分类：
其他好文 时间：
2015-11-14 16:25:30
阅读次数：
954
一定要按照步骤顺序才能破解 1、下载和打开Quartus II破解器，选择“应用”，选择“是”，找到bin（64位系统是bin64）目录下的sys_cpt.dll，“打开” 2、然后将license.dat保存在quartus--bin/bin64文件夹下 3、打开限制使用的Quartus I...
分类：
其他好文 时间：
2015-11-04 14:34:41
阅读次数：
599
Quartus II 15.x 环境搭建:http://jingyan.baidu.com/article/b7001fe18d47fc0e7282dd91.htmlmodelsim 14.x se 环境搭建:http://jingyan.baidu.com/article/da1091fb30d8...
分类：
其他好文 时间：
2015-11-01 13:48:37
阅读次数：
215
原因：顶层模块的module名没有和工程名同名 解决方法：把顶层模块 module名改成和工程名同名最近在玩QUARTUS 11遇到此问题!问题补充：本人用的时VERILOG HDL硬件描述语言!答案：菜单Assignments -> Settings...打开后点击第一个General选项里，在T...
分类：
其他好文 时间：
2015-10-25 20:58:02
阅读次数：
5514
