注：本博文所需工程下载链接：http://download.csdn.net/detail/lzy272942518/8850539
一、目的
学会diagram中MicroBlaze最小系统的组成
学会导出、建立以及运行基于SDK的工程
二、简介
实验目的：
1.通过tcl脚本新建工程
2.通过block diagram框图学会microblaze基本结构
3.实现micr...
分类：
其他好文 时间：
2015-06-29 17:46:27
阅读次数：
408
在非root权限下运行Vivado/Quartus/CCS等IDE，需要使用JTAG时会出现权限问题，几乎所有的USB调试设备在Linux下都会遇到这样的问题。这里以Xilinx Platform Cable USB为例说明如何解决这样的问题。插上USB后，查看设备lsusbBus 001 Devi...
分类：
系统相关 时间：
2015-06-24 14:18:45
阅读次数：
407
上一节一上来就是Linux，不是炫耀我们的MiZ702能跑Linux，而是为了方便的把外设一次性测试完。大家都知道MiZ702精华在于FPGA与ARM的完美融合，就像太极一样阴阳调和——软中有硬，串并结合！FPGA，ARM浑然一体，各司其职，可谓无所不能。正所谓，工欲善其事必先利其器，在我们深入的了...
分类：
其他好文 时间：
2015-06-11 09:21:46
阅读次数：
131
。 要改为：[file name] -l[line number]
分类：
其他好文 时间：
2015-05-22 09:30:06
阅读次数：
142
新建工程
打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File
- New Project即可新建工程。
点击Next
输入工程名称和路径。
选择RTL Project，勾选Do
not specify......（这样可以跳过添加源文件的步骤，源文件可以后面再添加）。
根据自...
分类：
其他好文 时间：
2015-05-06 13:18:43
阅读次数：
160
前面一篇介绍了从新建工程一直到编写代码进行行为仿真，这篇继续进行介绍。
修改器件型号
新建工程时选择过器件型号，如果新建好工程后需要修改型号，可以选择菜单Tools - Project Settings。
弹出窗口中，点击Project Device右侧的按钮，即可选择器件型号。
综合（Synthesis）
综合类似于编程中的编译。
在Flow ...
分类：
其他好文 时间：
2015-05-06 13:18:32
阅读次数：
238
IP核（IP Core）
Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。
使用Verilog调用IP核
这里简单举一个乘法器的IP核使用实例，使用Verilog调用。首先新建工程，新建demo.v...
分类：
其他好文 时间：
2015-05-06 13:17:53
阅读次数：
197
http://blog.chinaaet.com/detail/36014Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法，还是从对使用者思路的要求，都是全新的。看...
分类：
其他好文 时间：
2015-04-06 17:09:31
阅读次数：
633
硬件平台：ZedBoard
软件平台：vivado2013.3
本示例通过综合、实现，生成比特流，发送到SDK实现。
启动vivado并且创建一个项目
根据提示操作一步步创建新项目的时候记得选择RTL Project
板子选择ZedBoard，其他默认。
创建一个IP综合设计
在IP Integrator中选择Create Bloc...
分类：
其他好文 时间：
2015-03-16 23:12:11
阅读次数：
435
本文讲述怎样使用PS的gpio,不涉及fpga部分,软件涉及到一级引导程序fsbl的创建及app的创建,程序运行在ddr中.
z-turn板的mio 50引脚连接到了按键K1,该实验实现的功能为,检测按键并从串口打印出相应的信息.
1. 用vivado搭建硬件模型.
在block design的Re-customize IP界面,点击Pre...
分类：
其他好文 时间：
2015-01-22 13:16:41
阅读次数：
913
