S3C2440有两个PLL（phase locked loop）一个是MPLL，一个是UPLL。MPLL用于CPU及其他外围器件，UPLL用于USB。用于产生FCLK， HCLK， PCLK三种频率，这三种频率分别有不同的用途：FCLK是CPU提供的时钟信号。HCLK是为AHB总线提供的时钟信号， ...
分类：
其他好文 时间：
2015-05-11 17:39:04
阅读次数：
166
前一节详细介绍了系统默认的时钟配置，及各路时钟输出是多少，这是默认配置的，但实际使用的时钟默认的时钟并不符合要求，所以就得知道如何调用库函数进行配置。最好的资料就是查阅stm32f2xx_rcc.c文件，里面有各种功能函数，并有详细的注释，这让我们这样的新手上手是非常快的。//VCO = PLL i...
分类：
其他好文 时间：
2015-05-05 21:44:31
阅读次数：
237
一般来说，uboot会干这几件事;1: 关开门狗2：初开始时钟,PLL倍频。上电的时候,是以XTAL的12M运行的运行的，然后你要提高频率，三星2440能以最大400MHZ运行3：初开始化内存,SDRAM或DDR（2440不支持DDR ，ARM11可以）；4：从NANDfalsh里面把内核读出来，放...
分类：
其他好文 时间：
2015-05-01 00:31:13
阅读次数：
220
新到一家公司后，有个项目要用到STM32F207Vx单片机，找到网上的例子照猫画虎的写了几个例子，比如ADC，可是到了ADC多通道转换的时候就有点傻眼了，这里面的时钟跑的到底是多少M呢？单片机外挂的时钟是25M，但该单片机时钟系统较为复杂，有内部高/低、外部高/低 、PLL锁相环时钟，又有AHB.....
分类：
其他好文 时间：
2015-04-30 12:10:50
阅读次数：
158
1、F28035_Device.h
此文件是常用的宏的定义，里面定义了数据类型，包含了必要的头文件，还有所使用器件的定义.如果使用其它器件，可以在这里更改。
2、F 28035_Examples.h
它是为了设置PLL，系统时钟，而定义的常数。
3、F28035_CodeStartBranch.asm
控制启动时转向的。它关闭看门狗并转向程序入口。
4、F28035_DefaultIs...
分类：
其他好文 时间：
2015-04-29 13:39:23
阅读次数：
227
移植了一份程序，之前工程是Cyclone II 后来换成 Cyclone IV EEP4CE10E22C8用到的资源：pll，sdram，vga移植办法：1、更改工程配置，重新选择ic2、重新分配管脚3、编译下载至目标板4、运行ok以下是这个项目的一些重要信息再看看警告如此蛋疼的警告，虽然28个但是...
分类：
其他好文 时间：
2015-04-26 09:09:33
阅读次数：
4647
一般来说，芯片的时钟模块有3大部分：时钟源头选择，PLL锁相环，各种分频器配置
分类：
其他好文 时间：
2015-04-24 15:35:45
阅读次数：
311
文章来源：http://blog.chinaunix.net/uid-21658993-id-3129667.html在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。其实是四个时钟源，如下图所示（灰蓝色），PLL是由锁相环电路倍频得到PLL时钟。 ①、HSI是高速内部时钟，....
分类：
其他好文 时间：
2015-04-21 20:28:29
阅读次数：
196
此功能原来已经试验过，没有笔记。这次复习巩固下。使用PLL 的程序。1、新建signaltap ii 文件注意以下几个地方，会用到添加采样时钟、添加采样信号：完成之后，编译下载运行两个标签注意：注意：采样过程中保持FPGA 与电脑的连接，FPGA不断电
MAX 10系列FPGA的电源供电配置可分为两类：单电源供电和双电源供电单电源供电器件 MAX 10单电源供电器件仅需要使用一个3.0 V或3.3 V外部电源，作为VCC_ONE（内核电压）和VCCA（PLL和ADC电压）电源管脚的输入，内核逻辑操作所需的1.2 V是由内部电压稳压器转换得到。双电....
分类：
其他好文 时间：
2015-03-07 18:39:37
阅读次数：
440
