码迷,mamicode.com
首页 >  
搜索关键字:pll    ( 275个结果
ISE中的PLL时钟输入
在manaul mode中选择PLL PLL的输入时钟可以是全局时钟,也可以是普通IO引脚。1.PLL的输入时钟是全局时钟的情况。 pll_xx pll_xx ( .clkin ( clkin ), .clkout ( clkout ));其中clkin为全局时钟输入,在IP核中的设置...
分类:其他好文   时间:2015-12-13 00:37:42    阅读次数:854
Oracle EBS - Form DEV Env
1. 创建文件夹resource与forms, 以便存放pll与forms(主要用到APSTAND.fmb, APPSTAND.fmb, TEMPLATE.fmb)文件;2. 修改注册表 HKEY_LOCAL_MACHINE/SOFTWARE/ORACLE 数值名称: NLS_LANG 值: AME...
分类:数据库   时间:2015-10-22 11:59:44    阅读次数:239
STM32时钟数
在STM32中,有五个时钟源,为HSI、HSE、LSI、LSE、PLL。其实是四个时钟源,如下图所示(灰蓝色),PLL是由锁相环电路倍频得到PLL时钟。 ①、HSI是高速内部时钟,RC振荡器,频率为8MHz。 ②、HSE是高速外部时钟,可接石英/陶瓷谐振器,或者接外部时钟源,频率范围为4MHz~.....
分类:其他好文   时间:2015-10-08 22:45:27    阅读次数:263
STM32L0 复位和时钟控制 Reset and clock control (RCC)
时钟源:HSE:外部时钟HSI16:可以直接用于系统时钟或者作为PLL输入。一般是1%精度HSI48:The HSI48 clock signal is generated from an internal 48 MHz RC oscillator and can be useddirectly f...
分类:其他好文   时间:2015-09-15 21:30:39    阅读次数:340
IDT5V49EE904资料学习
一、特性: 1、4个内部PLL 2、内部非易失EEPROM. 3、最快400k的I2C串行接口。 4、输入时钟范围:1M—200M。 5、输出时钟范围:4.9k—200M 6、输入晶振参数带有在线可编程负载 晶振参数范围:8M---50M 7、四个独立的VDD0控制器(1.8V—3.3V) 8、每个...
分类:其他好文   时间:2015-08-19 16:11:40    阅读次数:454
crazyflie2.0 RCC时钟知识
由于目前手里只有16MHZ的2520封装的贴片晶振,8MHZ这种封装做不到这么小,所以就先用16MHZ,这样我们就需要修改程序相关的RCC时钟: 1,stm32f4xx.h #define HSE_VALUE    ((uint32_t)16000000) /*! 2,system_stm32f4xx.c /* PLL_VCO = (HSE_VALUE or HSI_VALUE /...
分类:其他好文   时间:2015-07-26 15:46:27    阅读次数:111
DS90CR287 调试总结
The DS90CR287 transmitter converts 28 bits of LVCMOS/LVTTL data into four LVDS data streams。 下面是它的pin图: RxOUTn对应的就是TxINn,TxCLK IN对应着RxCLK OUT 原理示意: 调试成功注意事项: ①PLL VCC去耦电容:...
分类:其他好文   时间:2015-07-11 10:37:22    阅读次数:184
STM32F4xx时钟理解
理解STM32的时钟是我们应用定时器等等的基础,根据最近的工作总结一下: 下面是STM32的时钟树: 1.首先注意的的是图中画绿色圈圈的两个,HSE和HSI分别表示外部时钟和内部时钟,其中HSE 是是高速外部时钟,可接石英/陶瓷谐振器,或者接外部时钟源,HSE 也可以直接做为系统时钟或者 PLL 输入(从红圈4处可以看出),频率范围为 4MHz~26MHz。STM32默认为25...
分类:其他好文   时间:2015-06-26 18:10:20    阅读次数:322
AM335x关于LCD屏幕的时钟PLL配置
主要参考的是AM335x的TRM的第8章PRCM模块和13章LCD Controller。 这里在LCD Controller里面的配置描述的比较详细了,分频和像素、消影值的设置等等。不在赘述,很多人都会抱怨说,LCD_PCLK配置只能通过LCD_CLK经过一个分频而来,这样对于频率70~90MHz时配置很困难。但事实上,我们对LCD_CLK的设置,是比较灵活的,参考如下: 8.1.6.10节中:...
分类:其他好文   时间:2015-06-16 19:13:58    阅读次数:158
S3C2440_系统时钟
时钟控制逻辑给时钟提供了三种时钟: FCLK用于CPU 核 HCLK用于AHB总线设备,比如CPU核、存储控制器、中断控制器、LCD控制器、DMA PCLK用于APB总线设备,比如WATCHDOG、IIS控制器、PWM定时器、MMC接口、ADC 需要通过时钟控制逻辑的PLL提高系统时钟。 PLL有两个,MPLL和UPLL。UPLL专用于USB设备,MPLL用于FCLK、HCLK、...
分类:其他好文   时间:2015-05-24 14:18:43    阅读次数:197
275条   上一页 1 ... 22 23 24 25 26 ... 28 下一页
© 2014 mamicode.com 版权所有  联系我们:gaon5@hotmail.com
迷上了代码!