如果我们直接用Modelsim SE仿真 Altera IP核，首先会进入Quartus II目录下找到IP核对应的仿真库源文件，然后在Modelsim SE中进行编译，添加到Modelsim SE的仿真库中，在仿真对Altera IP核进行仿真时，然后选择对应的仿真库，才可以正常进行仿真。 然而， ...
分类：
其他好文 时间：
2018-11-28 23:36:58
阅读次数：
332
当对目标模块进行RTL描述后，习惯先会用Modelsim做一下功能仿真。当我们写好Tensbench文件，直接在Modelsim SE中对源文件（design和Testbench）进行编译时，如果源文件中存在相应的语法错误或者逻辑错误，一般都会提示错误大概存在于哪一行，我们找到对应的行修改代码就行了 ...
分类：
其他好文 时间：
2018-11-27 14:38:37
阅读次数：
260
一、 软件平台与硬件平台 一、 软件平台与硬件平台 软件平台： 1、操作系统：Windows-8.1 2、开发套件：ISE14.7 3、仿真工具：ModelSim-10.4-SE 硬件平台： 1、 FPGA型号：Xilinx公司的XC6SLX45-2CSG324 2、 VGA接口 3、 液晶显示器 ...
分类：
其他好文 时间：
2018-09-22 18:25:23
阅读次数：
192
一个简单的二选一多路选择器 逻辑图 Verilog源程序 Modelsim架构文件 a为输入25MHz方波，b为输入12.5MHz的方波，sl为输入6.25MHz的方波。sl为高电平时，out输出b；sl为低电平时，out输出a。 仿真结果 ...
分类：
其他好文 时间：
2018-09-17 17:52:53
阅读次数：
869
modelsim se 10.5 ，csdn花钱下的，免费分享吧 链接：https://pan.baidu.com/s/17azPfmsREB4Ljo-p2cjE6A 提取码：sovb modelsim de10.6c，群友分享的，好像没有se版本的 链接：https://pan.baidu.com ...
分类：
其他好文 时间：
2018-09-15 20:51:22
阅读次数：
513
用状态机思想编写的verilog代码生成状态机图会很方便检查和调试，quartus好像可以直接生成，ISE不行，需要用modelsim，步骤如下。 右键单击Simulate Behavioral Model，选择Process Properties。然后把Property display level ...
分类：
其他好文 时间：
2018-09-06 14:51:07
阅读次数：
1312
do 文件书写 1. 创建本地库 vlib ./work 2. 映射逻辑库到物理目录 vmap work ./work 3. 编译源代码（缺省编译到 work 本地库） vlog ./../design/\ .v vlog ./tb_div_odd.v 4. 启动仿真器 vsim voptargs= ...
分类：
其他好文 时间：
2018-09-03 02:16:00
阅读次数：
194
如果对一些简单的文件进行仿真，可以使用本文的方法，如果是复杂的源文件还是写测试文件吧。 简单的程序我们可以不用写测试文件，只要使用force 命令即可。使用方法如下： 这里以一个计数器为例子： 1.在modsim中添加源文件，编译 2.work 中双击仿真源文件 3.右键添加波形 4.命令行输入： ...
分类：
其他好文 时间：
2018-08-30 23:31:06
阅读次数：
314
【摘要】在图像采集和处理过程中会引入噪声,必须先对图像进行预处理。本文介绍一种快速中值滤波算法,该算法在硬件平台上实现实时处理功能。综合考虑,选择现场可编程门阵列(FPGA)作为硬件平台,采用硬件描述语言Verilog实现改进型中值滤波算法。经Modelsim仿真结果表明:基于FPGA硬件平台实现改 ...
分类：
编程语言 时间：
2018-08-23 15:37:10
阅读次数：
241
vivado软件中也自带仿真工具，但用了几天之后感觉仿真速度有点慢，至少比modelsim慢挺多的。而modelsim是我比较熟悉的一款仿真软件，固然选它作为设计功能的验证。为了将vivado和modelsim关联，需要进行一些设置，下面一一介绍。 一、在vivado中设置modelsim（即第三方 ...
分类：
其他好文 时间：
2018-07-27 01:22:54
阅读次数：
242
