一、CPU多级缓存 CPU的频率太快了，快到主存跟不上，这样在处理器时钟周期内，CPU常常需要等待主存，浪费资源，所以cache的出现，是为了缓解CPU和内存之间速度的不匹配问题。CPU多级缓存配置（演变）：局部性原理：(1) 时间局部性：如果某个数据被访问，那么在不久的将来它很可能被再次访问。(2 ...
分类：
其他好文 时间：
2019-12-22 18:01:59
阅读次数：
112
视频来源：新竹清华大学：并行计算与并行编程课程 分类：1.Flynn's classic taxonomy: 从哈佛结构 CPU的处理器做的分类,基于两个维度：指令及数据（GPU：属于SIMD） SISD:单指令，单数据 ，单指令是指在CPU的一个时钟周期 只有一条指令发生动作，单数据是指在CPU的 ...
分类：
其他好文 时间：
2019-11-23 21:38:50
阅读次数：
87
1、业务需求 2、性能需要 3、可简化任务调度 4、并行程序在多核心CPU有优势： a、比如因为IO操作遇到了阻塞，CPU可以转去执行其他线程，这时并发的优点就显示出来了：更高效的利用CPU，提高程序的响应速度。 b、java线程机制是抢占式的，会为每个线程分配时间片。 c、由于I/O等待，CPU较 ...
分类：
其他好文 时间：
2019-11-11 21:52:16
阅读次数：
104
$stable是SVA提供的3个内嵌函数之一，用于检查信号的边沿变化，当信号/表达式的最低位不发生变化时返回真值。 stable_a用于检查信号a不变的情况，它只在“a在当前时钟周期为一个电平，在前一个时钟周期也为同样电平”的情况下成功 sequence stable_s; @(posedge cl ...
分类：
其他好文 时间：
2019-10-17 14:11:26
阅读次数：
500
二、CPU多级缓存 2-1 CPU高级缓存-缓存一致性(MESI协议) 1.为什么需要CPU缓存？ 答：CPU的频率太快了，快到主存赶不上，这样在处理器时钟周期内，CPU常常要等待主存，浪费了资源。所以缓存的出现，是为了缓解CPU和内存之间速度不匹配的问题。（结构：cpu->cache->memor ...
分类：
其他好文 时间：
2019-10-07 23:47:27
阅读次数：
170
同步(Synchronous)和异步(Asynchronous)方法的区别 在讲之前，我们先来看《Computer Organization》中对于同步和异步的一个例子： 同步读写和异步读写的区别： 同步读写：以读为例 1. 处理器在第一个时钟周期将一个内存地址放到地址总线中，这一过程可能涉及到多条 ...
分类：
其他好文 时间：
2019-09-13 10:34:20
阅读次数：
478
https://mp.weixin.qq.com/s/03BvgTNQtD75Guco6gUGQg 简单介绍BusWrapper的实现。 1. HasTLBusParams 定义SoC的挂载点相关的宽度信息： ?? a. beatBytes：一个时钟周期最大能请求的字节数； b. blockByte ...
分类：
移动开发 时间：
2019-09-06 22:46:38
阅读次数：
143
CPU术语 缓存行（Cache line）：缓存的最小单位 比较并交换（Compare and Swap）：CAS操作需要输入两个数值，一个旧值，一个新值，在操作期间先比较旧值有没有发生变化，如果没有发生变化，才交换成新值，发生了变化则不交换 CPU流水线（CPU pipeline）：在CPU中由5 ...
分类：
其他好文 时间：
2019-09-06 01:23:29
阅读次数：
70
简单介绍Monitor的实现。 ?? 1. 基本介绍 用于监控各个channel上的消息是否正确。 2. TLMonitorArgs Monitor的参数，包装一个边（TLEdge）： ?? 3. TLMonitorBase Monitor的基类： ?? a. io.in：用于接收输入数据，以待进行 ...
分类：
其他好文 时间：
2019-08-31 21:05:06
阅读次数：
71
一、引子 1、现代桌面CPU的最后一场大战 上一讲，我给你初步介绍了CPU的流水线技术。乍看起来，流水线技术是一个提升性能的灵丹妙药。它通过把一条指令的操作切分成更细的多个步骤，可以避免CPU“浪费”。每一个细分的流水线步骤都很简单，所以我们的单个时钟周期的时间就可以设得更短。这也变相地让CPU的主 ...
分类：
其他好文 时间：
2019-08-30 19:03:01
阅读次数：
76
