实验平台：Vivado 2015 开发板：Xilinx ZYNQ-7020 内容：创建和封装用户IP核流程 第一步：打开Vivado 2015，新建工程。 第二步：更改工程名和存放路径，点击下一步。 第三步：选择RTL工程，点击下一步。 第四步：点击创建文件，输入IP核名称（自定义），点击OK。 点 ...
分类：
其他好文 时间：
2019-01-28 00:52:31
阅读次数：
184
常用操作： 利用移位代替乘/除2的操作，利用移位加法代替乘法； 使用合适的变量类型：处理器字长为32bits，所以使用8bits、16bits数据类型会增加处理难度； inline函数主要节省了调用函数所占用的时间，如果想要在a.c里调用b.c里定义的inline函数需要做特殊处理 避免循环： 频繁 ...
分类：
其他好文 时间：
2019-01-20 13:57:07
阅读次数：
146
学习资料下载地址：http://www.edawiki.com 开篇体会; Xilinx的ZYNQ系列FPGA是二种看上去对立面的思想的融合，ARM处理器的串行执行+FPGA的并行执行，着力于解决大数据处理、人工智能等复杂高性能算法处理。 新的设计工具的推出，vivado HLS，更加注重嵌入式系统 ...
分类：
其他好文 时间：
2019-01-10 19:32:48
阅读次数：
204
2010年4月硅谷举行的嵌入式系统大会上，赛灵思发布了可扩展处理平台的架构详情，这款基于无处不在的ARM处理器的SoC可满足复杂嵌入式系统的高性能、低功耗和多核处理能力要求。赛灵思可扩展处理平台芯片硬件的核心本质就是将通用基础双ARMCortex-A9MPCore处理器系统作为“主系统”，结合低功耗 ...
分类：
其他好文 时间：
2019-01-08 21:16:52
阅读次数：
304
Shared Peripheral Interrupts (SPI) SPI 可以接收来自PL的中断，这里使用PL模块 AXI Timer 的中断模式，并连接到CPU。 AXI TIMER 定时器，内部有两个完全相同的TIMER模块。 特性： 在手册里可以找到详细的参数和寄存器信息。 硬件系统 需要 ...
分类：
其他好文 时间：
2018-11-27 16:47:30
阅读次数：
322
DMA环路测试 vivadoblock zynq7 + dma +fifo sdk 中可以导入 demo demo 中 默认都是 一个字节8bit数据 的测试程序。 如果是其他长度的数据，不仅要修改数据长度 u16 *TxBufferPtr; u16 *RxBufferPtr; u16 Value; ...
分类：
其他好文 时间：
2018-10-19 14:20:27
阅读次数：
871
利用ZYNQ验证算法的一大优势在于，可以在上位机发送指令借助CPU的控制能力和C语言易开发特点，实时配置算法模块的工作模式、参数等对来对其算法模块性能进行全面的评估。最重要的是无需重新综合硬件模块。 接着上篇该系列博文，在sysGen中设计模块功能为：根据模式选择输入，来完成乘2或除2两种运算，0乘 ...
分类：
编程语言 时间：
2018-09-14 22:58:57
阅读次数：
237
ZYNQ的Linux Linaro系统镜像制作SD卡启动 0. 概述 ZYNQ生成uboot的时候和正常的ARM设备不太一样，ZYNQ属于二次辅助启动uboot然后由uboot启动内核，大概意思就是 ZYNQ内部有一个机制，该机制不可修改，可以通过拨码开关控制启动方式，比如从SD卡启动还是从QSPI ...
分类：
系统相关 时间：
2018-08-27 21:41:05
阅读次数：
636
操作系统：Ubuntu 16.04 LTS 应用软件：Vivado 2016.2 + petalinux 2016.2 参考官方应用手册：ug1144-petalinux-tools-reference-guide.pdf 1、软件安装 1.1 基础软件安装 在安装应用软件前，需要为zynq开发环境 ...
分类：
系统相关 时间：
2018-08-20 14:33:22
阅读次数：
316
最近由于项目需要，要将bit文件固化到zedboard的flash中，使程序上电自启，断电不丢失。 我们知道，一般板级调试的时候都是直接下载bit流到FPGA就行，固化到Flash的话，也是先生成.mcs文件，然后下载到Flash即可。 但是在经过反复尝试之后，发现对zynq系列好像行不通。 why ...
分类：
其他好文 时间：
2018-08-10 21:21:05
阅读次数：
1089
