1. 下去下个原理图。今天准备研究下DDR的控制，看介绍新一代的Nexys 4 DDR最值得被关注的改良是将原先的16 MiBCellularRAM升级为128 MiB的DDR2 SDRAM内存。Digilent将提供一个硬件描述语言（VHDL）参考模块，以封装DDR2控制器的复杂性 2. 这个网址 ...
分类：
其他好文 时间：
2017-12-23 14:08:21
阅读次数：
4319
添加权限 ： 测试代码： 原图： 解析的单色bmp图： 工具下载地址： http://download.csdn.net/download/u013914149/10024381 ...
分类：
移动开发 时间：
2017-11-10 16:56:27
阅读次数：
306
这是一个实验课. 读入一个vhdl文件，并完成整个dc流程。 实验lab2总结： 复盘: 一开始读入verilog时候，cwd出现了大量的中间文件。 查了read_vhdl也没找到怎么修改存储路径。后来在student guide里面有。 之后读入之后，link时，报错 无法read sc_max. ...
分类：
其他好文 时间：
2017-09-24 09:54:09
阅读次数：
158
我的第一篇博客，哈哈哈，记录一下我的Python进阶之路！今天写了一个爬取天气网历史数据的小爬虫。主要使用Python的requests 和BeautifulSoup模块，核心是利用BeautifulSoup的select语句获取需要的信息。 ...
分类：
编程语言 时间：
2017-09-02 19:12:53
阅读次数：
250
VHDL中的数据转换函数conv_std_logic_vector的用法 VHDL中的数据转换函数conv_std_logic_vector的用法 2017-04-10 11:58 501人阅读 评论(0) 收藏 举报 2017-04-10 11:58 501人阅读 评论(0) 收藏 举报 分类： ...
分类：
其他好文 时间：
2017-08-16 12:27:59
阅读次数：
1132
Description 有一个外星人控制了你的大脑。一开始你处于原点（0,0）。外星人有一个由(R,U,D,L)组成的长度为M 的操作序列，分别代表(右，上，下，左)。平面上有N 个关键点，每当外星人给出一个操作，你需要在这个方向上找到最近的一个关键点，并走到那个点上。保证输入数据合法。上图为第三个 ...
分类：
其他好文 时间：
2017-08-07 20:47:10
阅读次数：
200
原文来自：http://m.blog.csdn.net/k331922164/article/details/44626989 一、入门首先要掌握HDL（HDL=verilog+VHDL）。 第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL ...
分类：
其他好文 时间：
2017-07-22 10:55:26
阅读次数：
263
已经很久很久很久，没有真正在正式工作中设计过数字电路，有的只是在业余的时候玩玩。 想起最早的时候，学习数字电路设计，用的是原理图。习惯于用原理图去思考，后来用VHDL，再后来习惯了verilog那和C语言一样的运算符以及简洁的表达，不再喜欢VHDL的累赘。之所以用HDL，最初的想法仅仅是因为原理图画 ...
分类：
其他好文 时间：
2017-07-22 09:55:01
阅读次数：
266
转载请注明出处。 很讨厌码迷这种爬虫网站爬取整篇程序，所以还是加些字会好一点； 做的期末EDA实训关于交通灯；题目要求的是要做一个东西南北向的交通灯；有数码管倒计时，LED定时换颜色；复位和交通管制等功能； 以上声明库，实体等，我加了一些其他东西，流水灯；16x16红绿点阵，直流电机等，为了实训能多 ...
分类：
其他好文 时间：
2017-06-20 22:29:39
阅读次数：
309
例1 volatile提醒编译器它后面所定义的变量随时都有可能改变。因此编译后的程序每次须要存储或读取这个变量的时候，都会直接从变量地址中读取数据。假设没有volatile关键字。则编译器可能优化读取和存储。可能临时使用寄存器中的值。假设这个变量由别的程序更新了的话，将出现不一致的现象。 以下举例说 ...
分类：
其他好文 时间：
2017-06-16 22:02:42
阅读次数：
269
