LC3是一个16位单总线CPU，涉及中断、简单IO、栈、系统服务等方面的硬件实现，另外LC3有自己的C语言编译器、汇编器和仿真器，是系统学习计算机软硬件的好途径！以下几篇是LC3的CPU源码、编译器源码、汇编器源码和仿真器源码，源码面前了无秘密，从中可以熟悉从逻辑门电路到完整..
分类：
其他好文 时间：
2016-11-13 02:42:57
阅读次数：
278
http://samblack444.blog.163.com/blog/static/37028485201172231633983/ 类似VHDL的Generic语句，Verilog也可以在例化时传递参数例子见http://sutherland-hdl.com/online_verilog_re ...
分类：
其他好文 时间：
2016-10-19 13:38:36
阅读次数：
231
系列软件FloTHERM.XT.2.3.1+Xpedition.Enterprise.VX.2+PADS.VX.2+CONFORMAL+ModelSim SE 10.5 MentorGraphics.FloTHERM.XT.2.3.1.Win64Mentor.Graphics.Xpedition.E ...
分类：
其他好文 时间：
2016-10-10 19:42:13
阅读次数：
508
ISE Text Editor 概述 ISE文本编辑器用于创建、查看和修改ASCII, UCF, VHDL, Verilog和TCL等文本内容 自动补齐、文件插入和模版复制等辅助编辑功能 使用命令进行缩进、转换和批注 用书签和Go To命令导向文件 查找和替换文本 为HDL文件设置断点，用于仿真和调... ...
分类：
其他好文 时间：
2016-09-27 13:09:16
阅读次数：
261
ISE Simulator 概述 使用ISim主要实现两个功能（要用CompXlib预编译芯片仿真库文件）：1、创建VHDL或Verilog图形测试向量 2、使用硬件描述语言仿真器实现VHDL/ Verilog/混合设计的功能和时序仿真 设计特征、接口和流程 支持的语言和标准 Language Su ...
分类：
其他好文 时间：
2016-09-20 12:15:22
阅读次数：
568
近期在接触 VHDL,首先要本好书，个人觉得 1）《VHDL for engineer》 VHDL 大学实用教程 （这个名字翻译的无语。。。） 2）估计verilog的作者的 bhasker的VHDL也不错 <A VHDL primeer>，因为我喜欢他的verilog <A Verilog Pri ...
分类：
其他好文 时间：
2016-08-28 13:44:08
阅读次数：
158
前言 Modelsim是一款专业的仿真软件，特别是在Quartus II 11.0之后的版本，都没有配套自身的仿真软件，所以Modelsim成了在FPGA设计流程中的进行功能仿真的首选仿真软件之一。 ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL 或Verilog 程 ... ...
分类：
其他好文 时间：
2016-07-02 21:29:03
阅读次数：
206
关于整个流程，modelsim用do文件命令行方式，不开启GUI模式。仿真完成后用debussy看波形，速度相当快。不敢独享，共献出来大家分享。debussy和modelsim协同仿真全过程。1.编辑modelsim根目录下的modelsim.ini文件，将; Veriuser = veriuser ...
分类：
其他好文 时间：
2016-06-26 01:50:27
阅读次数：
262
Modelsim初级使用教程（转） 一、 Modelsim简介 Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在D ...
分类：
其他好文 时间：
2016-05-28 19:12:12
阅读次数：
258
第一篇 如何将自己写的verilog模块封装成IP核 将你的设计制作成BlackBox，也就是网表文件，这样别人看不到你的设计但是可以调用你的模块了。详细的参考信息如下： 1. 什么是BlackBox - 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。当综合这个大设计 ...
分类：
其他好文 时间：
2016-05-24 00:20:57
阅读次数：
488
