systemverilog语句的执行流程： sva的执行流程： ...
分类：
其他好文 时间：
2019-12-13 13:33:54
阅读次数：
88
" Vim syntax file " Language: SystemVerilog " Maintainer: Stephen Hobbs " Last Update: Wed Jun 14 15:56:00 BST 2006 " Built on verilog.vim from vim63 ...
分类：
系统相关 时间：
2019-12-11 13:16:43
阅读次数：
105
对于一名芯片验证师而言，他可能面临的任务可能是模块级（module level）、子系统级（subsystem level）或者系统级（chip level）的验证。但是俗话说"条条大路通罗马"，它们用得方式是一样的，当前业界通常采用 systemverilog和UVM来验证 ...
分类：
其他好文 时间：
2019-11-21 20:13:46
阅读次数：
250
Systemverilog 语法总结（中） 上一个博客分享了SV基本的概念，这一博客继续分享，等下一个博客分享一个公司的验证的笔试题目。 l 事件 背景： Verilog中当一个线程在一个事件上发生阻塞的同时，正好另一个线程触发了这个事件，则竞争就出现了。如果触发线程先于阻塞线程，则触发无效（触发是 ...
分类：
其他好文 时间：
2019-11-05 13:38:26
阅读次数：
751
2018年IC设计企业笔试题解析-(验证方向） 1、请简述：定宽数组，动态数组，关联数组，队列四种数据类型的各自特点。解析：（1）定宽数组：其宽度在声明的时候就指定了，故其宽度在编译时就确定了。（2）动态数组：可以在仿真时分配空间或者调整宽度，这样在仿真中就可以使用最小的存储量。在声明时，其下标为空 ...
分类：
其他好文 时间：
2019-11-05 13:19:28
阅读次数：
145
上两篇主要是讲述断言的概念，基本语法，总结等等 这一篇主要是以PPT的形式展示各个场景下关于断言的应用。 为了在设计中加入断言的功能，因此需要写一个DUT。如下： `define true 1 `define free (a && b && c && d) module assertion( inp ...
分类：
其他好文 时间：
2019-10-31 13:11:07
阅读次数：
138
SystemVerilog验证通识 1、 芯片开发概述 不同于通用电路，专用集成电路为了专门解决或者优化相关工程问题，例如专用算法的电路实现，如芯片里加入人工智能处理单元，为CPU\GPU减负，目的是提高应用效率和降低能耗。 芯片体积有多大？2017年5月 一款芯片采用12nm FFN 工艺，核心面 ...
分类：
编程语言 时间：
2019-07-10 10:32:21
阅读次数：
156
有上面这一段verilog代码有的时候验证为了验证而验证就需要在验证环境或者用例中用systemverilog的while(1)实现上面的这个功能，systemverilog是顺序执行语言，要实现时序逻辑中的寄存器输出是在下一拍的功能，需要对时序逻辑做特殊处理。组合逻辑则不需特殊处理，它的输出就在当 ...
分类：
其他好文 时间：
2019-04-20 18:23:19
阅读次数：
355
主要解决window环境下，vim高亮systemverilog的方法。 第一步：准备材料下载地址：https://files.cnblogs.com/files/aslmer/verilog_systemverilog.tar.gz 解压后有三个文件夹，如图所示 第二步：将这三个文件夹里的veri ...
While simulating System Verilog design and its test-bench including assertions, events has to be dynamically scheduled, executed, and removed as the s ...
分类：
其他好文 时间：
2018-10-19 00:14:35
阅读次数：
343
