stm32的外部时钟源模式2和外部时钟源模式1都可以用来实现计数功能，他们的区别是什么呢？以上2种模式对应不同的管脚输入:外部时钟源模式2 TIMx_ETR外部时钟源模式1TIMx_CHx从功能框图可以看到，ETR模式下多了一个分频器ETPS，搜索该分频器的寄存器，有如下解释：外部触发信号ETRP的...
分类：
其他好文 时间：
2015-03-30 15:52:18
阅读次数：
175
verilog设计进阶时间：2014年5月6日星期二主要收获：1.自己动手写了第一个verilog程序。题目：利用10M的时钟，设计一个单周期形状例如以下的周期波形。思考：最開始的想法是：定义两个计数器进行计数，两个使能标志位分别控制这两个变量。可是这样逻辑又太复杂，网上搜了搜，还是定义一个计数器比...
分类：
其他好文 时间：
2015-03-20 10:35:40
阅读次数：
161
本文解读SHARC 的时钟系统CLKIN:时钟输入。Pre-divider：前置分频器Post-divider：后置分频器CCLK：内核时钟PCLK：外设时钟Register OverviewPower Management Control Register (PMCTL).Governs the ...
分类：
其他好文 时间：
2014-12-29 13:36:52
阅读次数：
297
在FPGA的学习过程中，最简单最基本的实验应该就是分频器了。由于FPGA的晶振频率都是固定值，只能产生固定频率的时序信号，但是实际工程中我们需要各种各样不同频率的信号，这时候就需要对晶振产生的频率进行分频。比如如果FPGA芯片晶振的频率为50MHz，而我们希望得到1MHz的方波信号，那么就需要对晶振...
分类：
其他好文 时间：
2014-12-01 15:38:57
阅读次数：
249
作者：Andrew Huangbluedrum@163.com驱动数字电路运转是的时钟信号，时序电路都需要一个外部时钟信号来驱动，完成计时，同步,计数,时序控制等各种功能。象CPU也是用时序信号驱动来完成各种运算的，而且象ARM带的模块绝大部分与时序都有关，因此理解时钟信号对于底层编程非常重要。一....
分类：
其他好文 时间：
2014-11-27 12:08:31
阅读次数：
262
一、参数映射
参数映射的功能就是实现参数化元件。所谓的”参数化元件“就是指元件的某些参数是可调的，通过调整这些参数从而可实现一类结构类似而功能不同的电路。在应用中，很多电路都可采用参数映射来达到统一设计，如计数器、分频器、不同位宽的加法器以及不同刷新频率的VGA视频接口驱动电路等。
参数传递
参数传递就是在编译时对参数重新赋值而改变其值。传递的参数是子模块中定义的parameter，其传递方...
分类：
其他好文 时间：
2014-10-17 10:22:22
阅读次数：
325
基于Verilog语言的分频器设计，实现了占空比为50%的任意整数分频，以及对占空比没有特殊要求的半分频（n+0.5），可综合，能跑700M左右的时钟
分类：
其他好文 时间：
2014-09-10 20:53:01
阅读次数：
313
时间：2014年8月15日 一、定时器种类： 1、四个可同步运行的通用定时器（TIM2~TIM5）,每个均有一个16位的自动加载递增/递减计数器、一个16位预分频器和4个独立的通道。 2、两个16位高级控制定时器（TIM1和TIM8） 特点：由一个可编程预分频器驱动的16为自动装载 计数器组成，与通...
分类：
其他好文 时间：
2014-08-15 15:57:58
阅读次数：
281
此文章已于 21:11:05 2014-8-6 重新发布到 lizhezhe Stm8s—PWM配置 类别 [随笔分类]STM8S学习 寄存器配置 4位预分频器，计数器的计数频率Fck_cnt=fck_psc/2^(PSC[3:0])=16M/2^0=16M 那么计数周期为1/16us TIM2_P...
分类：
其他好文 时间：
2014-08-06 22:52:02
阅读次数：
488
