一时冲动，跑步进入了FPGA的大门，尤老师是教练，我之前一直做嵌入式软件，数字电路也是十年前大学课堂学过，早已经还给老师了。FPGA对于我来说完全是小白，所以。老师的课程，对于我来说至关重要！因为见过太多从入门到放弃的案例了！ 什么样的教程和视频，可以不至于让小白从入门到放弃呢？我总结了几点：1.由 ...
分类：
其他好文 时间：
2020-02-15 10:06:28
阅读次数：
90
http://www.21ic.com/app/eda/201412/610989.htm 我经常收到关于各类设备之间的差异的问题，诸如ASIC、ASSP、SoC和FPGA之间的区别问题。例如是SoC是ASIC吗?或ASIC是SoC吗?ASIC和ASSP之间的区别是什么?以及高端FPGA应该归类为S ...
分类：
其他好文 时间：
2020-02-07 14:53:57
阅读次数：
66
https://www.iyiou.com/p/42478.html 1、ARM ARM处理器是Acorn计算机有限公司面向低预算市场设计的第一款RISC微处理器。更早称作AcornRISCMachine。ARM处理器本身是32位设计，但也配备16位指令集，一般来讲比等价32位代码节省达35%，却能 ...
分类：
其他好文 时间：
2020-02-07 14:31:57
阅读次数：
86
http://www.elecfans.com/d/672204.html 继4月初联发科宣布扩大ASIC产品阵线，推出业内首个7nm 56G PAM4 SerDes IP之后，4月24日，在联发科深圳办公室，联发科举行了一场小型的媒体会，联发科副总经理暨智能设备事业群总经理 游人杰及联发科智能显示 ...
分类：
其他好文 时间：
2020-02-07 14:29:48
阅读次数：
504
https://zhuanlan.zhihu.com/p/21357765 ASIC原本就是专门为某一项功能开发的专用集成芯片，比如你看摄像头里面的芯片，小小的一片，集成度很低，成本很低，可是够用了。一个山寨摄像头卖才卖30块，买一片ARM多少钱？后来ASIC发展了一些，称为半定制专用集成电路，相对 ...
分类：
其他好文 时间：
2020-02-07 14:27:34
阅读次数：
86
1.verilog语言中操作数使用补码的形式处理数据，reg型数据可以赋正值，也可以赋负值。但当一个reg型数据是一个表达式中的操作数时，它的值被当作是无符号值，即正值，记得注意转换。 2.verilog语言算数运算中**代表指数运算，eg:2**M代表2M 。 3."按位异或"运算符^，"按位同或 ...
分类：
其他好文 时间：
2020-02-05 13:14:18
阅读次数：
82
skew通常是时钟相位上的不确定，而jitter是指时钟频率上的不确定。造成skew和jitter的原因很多。 由于时钟源到达不同寄存器所经历路径的驱动和负载的不同，时钟边沿的位置有所差异，因此就带来了skew。 而由于晶振本身稳定性，电源以及温度变化等原因造成了时钟频率的变化，就是jitter。 ...
分类：
其他好文 时间：
2020-02-01 21:37:00
阅读次数：
119
这两天新型肺炎病例是指数上升啊！呆在家里没事干，正好想起之前FPGA大赛上有个老哥做了一个图像旋转作品，还在群里发了技术报告。无聊之下就打算学习一下，然后就顺便把平移、旋转、缩放这些几何变换都看了，最后决定把这三个综合起来写个“旋转傻乌龟”的动画。先是用OpenCV内置函数实现了下，感觉不过瘾，又自 ...
分类：
其他好文 时间：
2020-01-28 23:33:12
阅读次数：
129
为了使设计人员能够快速集成ST-DDR4支持，该过程从Xilinx Vivado开发环境中生成的现有8Gb DDR4 SDRAM-2666存储器接口生成器（MIG）开始
分类：
其他好文 时间：
2020-01-21 09:26:06
阅读次数：
78
1 module flow_led( 2 input sys_clk , //系统时钟，外部时钟50M 3 input sys_rst_n, //系统复位，低电平有效 4 5 output reg [3:0] led //4个LED灯 6 ); 7 8 //reg define 9 reg [23: ...
分类：
其他好文 时间：
2020-01-18 14:58:00
阅读次数：
108
