笔名亦大，座右铭小奕今天记录的是自己实践工作操作cisco交换机的命令，觉得有时可能需要追踪定位某个MAC地址属于哪台交换设备的端口，较快确定对象，我把自己的实操分享给需要的爱好者们。首先需要明确知道自己所在单位的核心交换机设备的IP地址和账号密码举例：核心交换机IP..
分类：
系统相关 时间：
2016-07-20 06:50:25
阅读次数：
281
FPGA DDR3调试 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的开发工具Xilinx ISE中提供了MIG IP核，设计者可以用它来直接生成 DDR3 控制器设计模块，并通过 MIG 的 GUI 图形界面完成相关配置。 首先，建立ISE工程，并添加MI ...
分类：
其他好文 时间：
2016-07-06 20:15:44
阅读次数：
453
调用altera IP核的仿真流程—上 在学习本节内容之后，请详细阅读《基于modelsim-SE的简单仿真流程》，因为本节是基于《基于modelsim-SE的简单仿真流程》的基础上进行设计的，关于设计仿真流程的过程所涉及到的重复内容将不再详述，将会一笔带过，如果深入学习了《基于modelsim-S ...
分类：
其他好文 时间：
2016-07-03 11:45:38
阅读次数：
238
基于modelsim-SE的专业进阶仿真流程 通过《基于modelsim-SE的简单仿真流程》和《调用altera IP核的仿真流程》是否感受到仿真流程中的繁琐步骤，特别是在modelsim创建工程之后的步骤：编译、添加仿真信号、开始仿真。这三个步骤涉及到一大堆的鼠标操作，涉及到一大堆的窗口操作，由 ...
分类：
其他好文 时间：
2016-07-03 11:41:09
阅读次数：
167
某些时候，我们在使用Altera FPGA的时候，尤其是涉及SoC系统的时候，通常需要一个串口与PC交互。使用Altera的USB-Blaster免去了外接一个串口。我们可以使用下面所述的IP核通过USB-Blaster将PC的字符传入FPGA或者从FPGA将字符数据发送至PC。 下面贴出一个Wis ...
分类：
其他好文 时间：
2016-06-01 21:25:56
阅读次数：
441
第一篇 如何将自己写的verilog模块封装成IP核 将你的设计制作成BlackBox，也就是网表文件，这样别人看不到你的设计但是可以调用你的模块了。详细的参考信息如下： 1. 什么是BlackBox - 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。当综合这个大设计 ...
分类：
其他好文 时间：
2016-05-24 00:20:57
阅读次数：
488
实验oscentos6.6dns主服务器ip:10.211.55.6centos7.2dns从服务器ip:10.211.55.11核心配置文件与目录/etc/named.conf/var/named//etc/named.conf配置文件解释options:全局配置directory:定义数据目录，下列路径相对于此配置路径allow-recursion:定义递归，以上是允许IP段的递归..
分类：
其他好文 时间：
2016-05-22 00:54:38
阅读次数：
226
芯航线——普利斯顿队长精心奉献 实验目的：了解FPGA的IP核相关知识并以计数器IP核为例学会基本IP使用的流程 实验平台：无 实验原理： IP核（Intellectual Property core），也被称为知识产权核，其分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描... ...
分类：
其他好文 时间：
2016-05-17 13:25:06
阅读次数：
283
本工程基于以下条件使用
一IP核配置进行流程
第一页配置线速率和编码
第二页配置参考时钟位置选择
第三页配置同步和对齐
第四页配置预加重终端均衡
第五页配置失同步状态机
第六页配置通道绑定
第七页配置时钟校准
工程使用说明
基本使用方法
gtx重点信号线说明
实际开发工程的使用
删除例程测试部分
修改UCF文件...
分类：
其他好文 时间：
2016-04-29 18:05:12
阅读次数：
379
本工程基于以下条件使用
一IP核配置进行流程
第一页配置线速率和编码
第二页配置参考时钟位置选择
第三页配置同步和对齐
第四页配置预加重终端均衡
第五页配置失同步状态机
第六页配置通道绑定
第七页配置时钟校准
工程使用说明
基本使用方法
gtx重点信号线说明
实际开发工程的使用
删除例程测试部分
修改UCF文件...
分类：
其他好文 时间：
2016-04-26 20:20:11
阅读次数：
162
