课程概览 其他人的概览 2019-BUAA-Wander的概览 2019-tongtao的概览 2018-aptx1231的概览 2018-wancong3的概览 Pre-study 能力要求 Learning basics of the circuit, the Verilog HDL, and ...
分类：
其他好文 时间：
2020-11-19 12:32:38
阅读次数：
9
【题干】 【代码】 module top_module ( input in, output out ); assign out = ~in; endmodule 简单的实现一个非门 ...
分类：
其他好文 时间：
2020-11-11 16:50:56
阅读次数：
28
半导体行业还没从 NVIDIA 花费 400 亿美元收购 ARM 的震惊中走出来，AMD 很可能也要动手收购赛灵思了，据说价值高达 300 亿美元，最快会在 2 周内确定是否成真。 AMD 的主业是 CPU、GPU 芯片，赛灵思则是目前全球最大的 FPGA 芯片商，之前的第一是 Altera 公司， ...
分类：
其他好文 时间：
2020-10-30 12:46:23
阅读次数：
18
交易系统开发（六）——HFT高频交易一、高频交易简介1、高频交易简介高频交易（HighFrequencyTrading）是指从极为短暂的市场变化（市场的微观特性）中寻求获利的程序化交易，如某种证券买入价和卖出价差价的微小变化，或者某只股票在不同交易所之间的微小价差。2、高频交易的特点美国证券交易委员会SEC给出的高频交易的特点：（1）使用超高速的复杂计算机系统下单。（2）使用co-location
分类：
其他好文 时间：
2020-09-23 23:16:29
阅读次数：
39
##Quartus ii13.0 ###quartus ii13.0功能介绍 Quartus II是Altera公司于推出一款综合性PLD/FPGA开发软件，内置强大的综合器和仿真器，支持原理图、VHDL、VerilogHDL以及AHDL等多种设计文件的输入，可轻松完成从设计输入到硬件配置的整个PL ...
分类：
其他好文 时间：
2020-09-17 21:41:03
阅读次数：
37
众所周知，Verilog提供了5中表示延迟的语句： 1 (#5) a = b;// blocking assignment with LHS··············1 2 3 a = (#5) b;// blocking assignment with RHS··············2 4 ...
分类：
其他好文 时间：
2020-09-09 18:39:03
阅读次数：
50
本文转自：Quartus II工程文件的后缀含义 表中列举了大部分文件极其后缀，对开发者来说在FPGA开发中最常用的就是.v，.prj工程文件，.sof等，这些常用的已经标注成红色，便于查找功能： File Type Extension AHDL Include File .inc ATOM Net ...
分类：
其他好文 时间：
2020-08-10 11:04:01
阅读次数：
94
参考：https://blog.csdn.net/q774318039a/article/details/88778669前言从FPGA的PAD到IOB里面的寄存器是有专用布线资源的，而到内部其他寄存器没有专用的布线资源。使用IOB里面的寄存器可以保证每次实现的结果都一样，使用内部其他寄存器就无法保... ...
分类：
其他好文 时间：
2020-08-05 13:09:42
阅读次数：
79
verilog之预编译 1、基本作用 预编译，就是在verilog进入编译器前的准备工作。一般是完成一些文件的调用，一些编译器的设置，一些参数的定义。一般使用include，define，timescale就可以实现。比较灵活的使用是ifdef和endif的插入，可以将预编译的功能拓展。 2、使用事 ...
分类：
其他好文 时间：
2020-07-30 22:02:06
阅读次数：
68
FPGA的时钟资源介绍主要分为三部分。第一部分是区域结构，第二部分是元件功能，第三部分是实现方式。 首先FPGA的时钟资源负责驱动所有的时序逻辑，生产商尽力使得时钟资源充分，可靠，为了达成这一目的，xilinx采取了结构化的时钟资源布局方式。 首先将整个板子分为左右两部分，宽度完全一致，中间是大动脉 ...
分类：
其他好文 时间：
2020-07-29 17:33:45
阅读次数：
115
