一 OpenCores 网站简介，这个是全世界最大的FPGA开源IP核网站。由于最近在学习USB2.0host control IP，所以想去网上下载相关的IP例程学习。通过搜索发现，有两个网站十分强大，能找到各种项目和代码。一是GitHub，这是全世界最出名的，各种程序语言都有。二是OpenCor ...
分类：
其他好文 时间：
2021-06-05 17:35:45
阅读次数：
0
fifo的IP核学习与解析 1、fifo的基本原理 fifo，就是缓存器，可以理解为升级版的D触发器。D触发器是在时钟信号的控制下，数据等时间间隔刷新。对于fifo而言，数据也是需要刷新的，不过有一个读取控制信号决定数据是否读取。还有一个区别就是输入是与储存数据脱钩的。有写入控制信号决定是否连接。还 ...
分类：
其他好文 时间：
2020-07-24 09:39:41
阅读次数：
73
block design 在进行验证时出现一下报错 [BD 5-336] This command cannot be run, as the BD-design is locked. Locked reason(s):* BD design contains locked IPs. Please ...
分类：
其他好文 时间：
2020-07-21 14:06:34
阅读次数：
127
PS-AXI-PL流水灯设计（2） 1、实验原理 承接上一次的实验，这里对AXI的总线结构做出分析，将AXI的理论具体对应到设计上去。为后面自己设计AXI的发送和接受器做好准备。 2、实验操作 （1）AXI中的寄存器变量 在不了解具体的AXI协议的条件下，如果想完成基本的AXI4总线的IP核，就必须 ...
分类：
其他好文 时间：
2020-06-26 01:45:47
阅读次数：
115
基于AXI4的自定义IP核的设计 1、实验目标 利用vivado中内置的AXI总线初始化的IP核设计工具，将自己设计的流水灯的PL代码打包成IP核外设，挂在PS上，通过PS上的按钮控制流水灯的开始和结束。 2、实验原理 首先准备一个流水灯的代码，打包到AXI为基础的核上。然后利用PS访问这个部分并且 ...
分类：
其他好文 时间：
2020-06-24 23:48:11
阅读次数：
80
vivado非嵌入ILA的使用 1、实验原理 前面在vivado中联合vitis设计时接触过ila，那个时候采用的方法是直接调用IP核在原理图中连接。这个方法简单直接，可以将自己所需的测量信号转移到ILA上实现显示。在下载后会自动弹出ILA界面。但是，这个方法在后期需要手动修改设计，将ILA移除。不 ...
分类：
其他好文 时间：
2020-06-21 23:35:42
阅读次数：
111
使用软件: Vivado （需要使用.coe文件） 1 ：(1) 生成.coe文件 新建一个txt文档，后缀名改成.coe. (注意文件名一定要英文开头，不能出现中文和中文的字母和特殊符号) (2) 文档格式如下: 建完直接保存即可使用。 2 ： (1) 添加rom核 (2) 调试rom IP核 ( ...
分类：
其他好文 时间：
2020-06-15 09:14:42
阅读次数：
106
PS-AXI-GPIO-流水灯设计 1、实验目的 在了解了AXI协议的基本内容后，通过已经设计好的AXI的IP核来了解实际设计中AXI的工作原理和设计原理是必要的。这个实验以前实际上按照教程做过，但是没有过多地注意AXI总线的作用和地位，对于AXI协议还是当作黑盒子处理。但是，如果想要将自己的FPG ...
分类：
其他好文 时间：
2020-06-13 00:20:10
阅读次数：
81
DDR2难度比 SDRAM 复杂，自己写控制器不现实，直接用 IP 核比较靠谱。本篇博客记录一下 QuartusII 13.0 软件下的 DDR2 IP 核的官方例程仿真。 注意事项 1、关闭 Windows 的防火墙和电脑里的各种奇葩电脑管家。 2、以“管理员身份”打开 Quartus II 13 ...
分类：
其他好文 时间：
2020-06-09 18:40:12
阅读次数：
54
TF卡读写实验 1、实验原理 开发板上自动带有TF卡外接接口，这里只需调用封装好的IP核即可实现该功能。当然，你还需要一个TF卡（感觉SD卡也可以，反正这两种卡差不多）。实验就是调用一个IP核，不涉及其他的设计，所以比较简单。 2、实验步骤 1）新建工程 file》new》project走一遍就可以 ...
分类：
其他好文 时间：
2020-05-16 10:45:00
阅读次数：
80
