四位串并转换： 串行输入串行输出： 并行输入串行输入： ...
分类：
其他好文 时间：
2019-10-25 18:30:39
阅读次数：
123
参加米尔zynq7020开发板试用活动。 收到米尔z-turn板子后，焊接了一个JTAG转接板，以方便调试PL部分，对于后面的调试部分，主要分三个部分走：1、调试FPGA部分，实现逻辑控制外围简单的设备，比如点个灯什么的，用Verilog语言实现，后期需要实现外部AD板卡的数据采集，并分析相关逻辑数 ...
分类：
其他好文 时间：
2019-10-18 19:10:42
阅读次数：
97
前言：众所周知，北航计算机学院大二的第一块难啃的硬骨头就是计算机组成课程设计，它的难度来源于以下几个方面（根据个人体会逐步更新中，各位看官请实时关注）：一是课程开始之前需要自己通过cscore网站自学logisim,verilog以及mips汇编语言这三样工具，如果在预习期间没有合理安排好任务（比如 ...
分类：
其他好文 时间：
2019-10-13 00:35:15
阅读次数：
113
一、好的书籍 各个芯片的器件手册 《数字信号处理的FPGA实现》 VERILOG手册：http://www.emmelmann.org/Library/Tutorials/docs/verilog_ref_guide/vlog_ref_top.html 二、好的团体 DIGILENT中文：http: ...
分类：
其他好文 时间：
2019-10-06 11:37:34
阅读次数：
123
情境： FPGA里面计数器需要复位（计数值置零），与计数器状态有关的行为是状态机控制的，即状态机为CLEAR_TIMER状态时，计数器才完成清零动作。 清零有两个条件：（1）计数器值溢出（达到OVF门限）；（2）清零信号有效（1有效）。这两个条件是独立的，没有先后关系的约束。 问题是：如何写Veri ...
分类：
其他好文 时间：
2019-10-01 14:09:06
阅读次数：
101
（1）任务 **任务类似于一段程序，可以提供一种能力，使设计者可以从设计描述的不同位置执行共同的代码段。任务可以包含时序控制， 可以调用其它任务和函数。 任务的定义格式： task[automatic] task_id; [declarations] procedural_statement end ...
分类：
其他好文 时间：
2019-10-01 09:14:18
阅读次数：
76
综合（DC）&仿真验证&DFT 综合技术是提高设计产能的一个很重要的技术，没有综合技术的发展就不可能用HDL实现电路的设计，因为HDL开始是用来供电路仿真建模使用的，到了后来才把其中一部分子集作为可综合的语言，也就是RTL CODE。很多人入门都用HDL做设计，就以为HDL就只是用来做设计的，没有看 ...
分类：
其他好文 时间：
2019-09-29 21:27:29
阅读次数：
75
VerilogHDL内建基元门： 多输入门：and, nand, or, nor, xor, xnor; 多输出门：buf, not 三态门：bufif0, bufif1, notif0, notif1; 上拉、下拉门：pullup, pulldown; MOS开关：cmos, nmos, pmos ...
分类：
其他好文 时间：
2019-09-27 01:53:20
阅读次数：
97
3-1 标识符 任意字母、数字、‘$’和’_‘组成，标识符第一个不能是数字。 3-2 注释 （1）/*可扩展多行*/ （2）//本行结束 3-3 系统函数 以$字符开始的标识符。 （1）$display("...") //$display系统函数用新的一行字符显示指定的信息 （2）$time //返... ...
分类：
编程语言 时间：
2019-09-26 00:45:52
阅读次数：
99
硬件描述语言HDL（Hardware Description Language）是一种用形式化方法来描述数字电路和系统的语言。设计者利用HDL可以从抽象到具体逐层描述自己的设计思想，用一系列的分层次模块来表示极其复杂的数字电路系统。 VerilogHDL是描述电子电路行为和结构的一种语言，是一种 I ...
分类：
其他好文 时间：
2019-09-24 15:43:09
阅读次数：
82
